A6276EA点击型号即可查看芯片规格书
8226点击型号即可查看芯片规格书
特征
至90毫安恒定电流输出；欠压闭锁；低功耗CMOS逻辑与锁存器；高数据输入速率；TB62706BN/BF的功能替换；始终按完整的零件号订购，例如A6276EA。
A6276EA和A6276ELW是专门为LED显示应用而设计的。每个BiCMOS器件包括16位CMOS移位寄存器、伴随的数据锁存器和16 npn恒流水槽司机。除包装形式和允许的包装功率外耗散，这两个装置是相同的。CMOS移位寄存器和锁存器允许直接与基于微处理器的系统。带5V逻辑电源，典型串行数据输入速率高达20兆赫。LED驱动电流由用户选择单个电阻器决定。CMOS串行数据输出允许在需要额外的传动系。对于数字间消隐，可以禁用所有输出驱动程序使能输入高。类似的8位设备可用作A6275EA和A6275ELW。为通孔浸渍（后缀A）或表面贴装SOIC（后缀LW）。在正常情况下，铜引线框架和低逻辑功耗允许双重串联包通过最大输出额定电流通过所有输出连续在工作温度范围（90毫安，0.75伏下降，+85摄氏度）。这两种设备也可用于超过标准的操作温度范围为-20°C至+85°C。若要订购，请更改后缀字母“E”到“S”。
注意：A6276EA（DIP）和A6276ELW（SOIC）在电气上是相同的，并且共享一个公共终端号分配。
A.时钟脉冲前的数据激活时间（数据设置时间），tsu（D）。。。。。60纳秒
B.时钟脉冲后的数据激活时间（数据保持时间），th（D）。。。。。20纳秒
C.时钟脉冲宽度，tw（CK）。。。。。。。。。。50纳秒
D.时钟激活之间的时间和锁存启用，tsu（L）。。。。。。。。。。100纳秒
E.锁存启用脉冲宽度，tw（L）。。。。。。。。。。100纳秒
F.输出启用脉冲宽度，tw（OE）。。。。。。。。4.5微秒
注：计时代表10兆赫时钟。更高的速度是可以实现的。-最大时钟转换时间，tr或tf。。。。。。。10微秒
当锁存启用高（串行-并行转换）时，任何寄存器中存在的信息都会传输到相应的锁存器。只要闩锁启用保持在高位，闩锁将继续接受新数据。当锁存器被旁路时（锁存器启用绑定高），在串行数据输入期间，输出启用输入将要求高。
当输出启用输入为高时，输出源驱动程序被禁用（关闭）。锁存器中存储的信息不受输出启用输入的影响。当输出使能输入低时，输出由其各自锁存器的状态控制。
占空比A6276EA A6276ELW的允许输出电流
作为占空比函数的允许输出电流A6276EA A6276ELW
终端描述
此处描述的产品是根据一项或多项美国专利或正在申请的美国专利制造的。
Allegro MicroSystems，Inc.保留随时为改进其产品的性能、可靠性或可制造性而偏离详细规范的权利。在下订单之前，提醒用户确认所依赖的信息是最新的。
未经明确书面批准，Allegro产品不得作为生命支持设备或系统的关键部件使用。
本文所含信息被认为是准确可靠的。但是，Allegro MicroSystems，Inc.对其使用不承担任何责任，也不对因其使用而可能导致的对第三方专利或其他权利的任何侵犯承担任何责任。
应用程序信息
每位负载电流（IO）由外部电阻器（REXT）设置，如下图所示。
封装功耗（PD）。最大允许封装功耗被确定为：PD(max) = (150 - TA)/RθJA.。
实际封装功耗为：PD(act) = dc(VCE 8226; IO • 16) + (VDD • IDD)。
当负载电源电压大于3v至5v时，考虑到这些器件的封装功耗限制，或者如果PD（act）>PD（max），应使用外部减压器（VDROP）。
负载供电电压（VLED）。这些器件设计用于在0.4v到0.7v的驱动器电压降（VCE）和1.2v到4.0v的LED正向电压（VF）下工作。如果驱动器上的电压降低，封装功耗将显著增加。为了最小化封装功耗，建议使用尽可能低的负载电源电压或将任何串联下降电压（VDROP）设置为：VDROP = VLED - VF - VCE具有VDROP＝IO·RDROP用于单个驱动器，或Zener diode（VZ），或一系列二极管串（约）每二极管0.7 V）用于一组驱动器。如果可用的电压源将导致不可接受的损耗，并且串联电阻器或二极管是不可取的，则可以使用诸如Sanken系列SAI或系列SI之类的调节器来提供低至3.3v的电源电压。
作为参考，典型的LED正向电压为：
图案布局。该装置有一个公共逻辑接地和电源接地端子。如果接地模式布局包含较大的共模电阻，并且系统接地和闩锁启用或时钟端子之间的电压超过2.5 V（由于开关噪声），则这些设备可能无法正常工作。
