AD7911点击型号即可查看芯片规格书
AD7921点击型号即可查看芯片规格书
特征
快速吞吐量：250 kSPS
规定用于2.35 V至5.25 V的VDD
低功率：
4兆瓦，250 kSPS，3伏电源
在250 kSPS时为13.5 mW，5 V电源
宽输入带宽：
输入频率为100 kHz时，最小信噪比为71 dB
灵活的电源/串行时钟速度管理
管道无延迟
高速串行接口：
SPI®/QSPI™/微丝™/DSP兼容
待机模式：最大1μA
8导TSOT封装
8-引线MSOP封装
应用
电池供电系统：
个人数字助理
医疗器械
移动通信
仪表和控制系统
数据采集系统
高速调制解调器
光学传感器
一般说明
AD7911/AD79211分别是10位和12位高速、低功耗、双通道逐次逼近adc。这些部件的工作电压为2.35伏至5.25伏，吞吐率高达250 kSPS。这些部件包含一个低噪声、宽带宽的跟踪保持放大器，可以处理超过6兆赫的输入频率。转换过程和数据采集由CS和串行时钟控制，允许设备与微处理器或DSP接口。输入信号在CS下降沿采样，转换也在此时启动。没有与部件相关的管道延迟。
要转换的通道通过DIN引脚选择，操作模式由CS控制。来自DOUT管脚的串行数据流有一个信道标识符位，它提供有关转换信道的信息。
AD7911/AD7921采用先进的设计技术，在高吞吐量下实现非常低的功耗。
部件的参考从VDD内部获取，因此允许ADC具有最宽的动态输入范围。因此，部件的模拟输入范围是0到VDD。转换率由SCLK信号决定。
产品亮点
1、TSOT封装中的2通道，250 kSPS，10-/12位ADC。
2、低功耗。
3、灵活的电源/串行时钟速度管理。转换率由串行时钟决定；当串行时钟速度增加时，转换时间缩短。部件还具有断电模式，以在较低的吞吐量下最大限度地提高功率效率。当不转换时使用掉电模式时，平均功耗降低。电流消耗最大为1μA，通常在在断电模式下。
4、源于电源的参考。
5、无管道延迟。这些部件采用标准逐次逼近ADC，通过CSinput和once-off转换控制精确控制采样瞬间。
功能框图
时序图
计时示例
图6和图7显示了定时规范部分的一些定时参数。
定时示例1
如图7所示，当fSCLK=5mhz，吞吐量为250ksps时，周期时间为：
t2=10ns时，tACQ为1.49μs，满足tACQ 290ns的要求。
在图7中，tACQ由2.5（1/fSCLK）+t10+tQUIET组成，其中t10=30ns最大值。这允许tQUIET的值为960 ns，满足30 ns的最低要求。
定时示例2
AD7921也可以在较低的时钟频率下工作。如图7所示，当fSCLK=2mhz，吞吐量为100ksps时，周期时间为：
t2=10ns时，tACQ为3.74μs，满足tACQ 290ns的要求。
在图7中，tACQ由2.5（1/fSCLK）+t10+tQUIET组成，其中t10=30ns最大值。这允许tQUIET的值为2.46μs，满足30 ns的最低要求。
在这个例子中，与其他较慢的时钟值一样，信号可能已经在转换完成之前获得，但是仍然需要在转换之间留出30 ns的最小值。在这个例子中，信号应该在图7中的大约C点完全采集。
术语
积分非线性
与通过ADC传输函数端点的直线的最大偏差。对于AD7911/AD7921，传输函数的端点是零标度，即第一个代码转换下的1个LSB点，以及满刻度，即最后一个代码转换上方的点1lsb。
微分非线性
测量值与理想1 LSB之间的差值在ADC中的任何两个相邻代码之间发生变化。
偏移误差
第一个代码转换（00…000）到（00…001）与理想值的偏差，即AGND+1 LSB。
偏移误差匹配
任意两个通道之间偏移误差的差值。
增益误差
最后一个代码转换（111…110）到（111…111）与理想值的偏差，即偏移误差调整后的VREF−1 LSB。
增益误差匹配
任何两个通道之间增益误差的差异。
总不可调整误差
包括增益误差、线性误差和偏移误差的综合规范。
通道间隔离
信道间串扰水平的度量。通过将20 kHz至500 kHz的全标度正弦波信号应用于非选定输入信道，并确定该信号在所选信道中用10 kHz信号衰减的程度来测量。该数字给出了AD7911/AD7921的两个信道的最坏情况。
跟踪并保持采集时间
在转换结束后，跟踪保持放大器的输出达到其最终值在±1 LSB内所需的时间。跟踪保持放大器在转换结束时返回到跟踪模式。有关更多详细信息，请参阅串行接口部分。
信噪比和失真比（SINAD）
在A/D转换器输出端测得的信噪比和失真率。信号是正弦波的均方根值，噪声是所有非基本信号的均方根值之和，采样频率的一半（fs/2），包括谐波，但不包括直流电。
信噪比
在A/D转换器输出端测得的信噪比。信号是正弦波输入的rms值。噪声是Nyquist带宽（fs/2）内的均方根量化误差。正弦波的rms值是其峰峰值除以√2的一半，量化噪声的rms值为q/√12。该比率取决于数字化过程中量化层级的数量；层级越多，量化噪音越小。对于理想的N位转换器，SNR定义为
SNR=6.02 N+ 1.76 dB
因此，对于12位转换器，信噪比为74 dB；对于10位转换器，信噪比为62 dB。
然而，ADC中的各种误差源导致测量的信噪比小于理论值。这些误差是由积分和微分非线性、内部交流噪声源等引起的。
总谐波失真（THD）
谐波的均方根和与基波的比值，定义为：
式中：
V1是基波的均方根振幅。
V2、V3、V4、V5和V6是第二次至第六次谐波的均方根振幅。
峰值谐波或杂散噪声
ADC输出频谱中第二大分量的均方根值（高达fs/2，不包括直流电）与基波的均方根值之比。通常情况下，该规范的值由频谱中最大的谐波决定，但对于谐波埋在噪声层中的ADC来说，这是一个噪声峰值。
互调失真
当输入由两个频率（fa和fb）的正弦波组成时，任何具有非线性的有源器件都会在mfa±nfb的和频和差频下产生失真产物，其中m，n=0，1，2，3，依此类推。互调失真项是指m和n都不等于零的项。例如，二阶项包括（fa+fb）和（fa−fb），而三阶项包括（2fa+fb）、（2fa−fb）、（fa+2fb）和（fa−2fb）。
AD7911/AD7921使用CCIF标准进行测试，其中使用两个输入频率（请参阅“规格”部分中的fa和fb）。在这种情况下，二阶项的频率通常与原始正弦波相距甚远，而三阶项的频率通常接近输入频率。因此，二阶项和三阶项是分开规定的。互调失真的计算如THD规范中所述，其定义为单个失真产物的rms和与以分贝表示的基本原理。
典型性能特征
图10和图11分别显示了AD7921和AD7911在250 kSPS采样率和100 kHz输入频率下的典型FFT图。
图12显示了AD7921以250ksps采样，SCLK频率为5MHz时，不同电源电压下的SINAD比率性能与输入频率的关系。
图13显示了在不同电源电压下采样时的信噪比性能与输入频率250 kSPS，SCLK频率为5 MHz，适用于AD7921。
图14和图15显示了AD7921的INL和DNL性能。
图16显示了当使用3.6V的电源电压和250ksps的采样率时，不同源阻抗下的总谐波失真与模拟输入频率的关系图。参见模拟输入部分。
图17显示了在250 kSPS和5 MHz SCLK频率下采样时，各种电源电压下总谐波失真与模拟输入频率的关系图。
图18显示了不同工作温度下的关机电流与电源电压的关系。
电路信息
AD7911/AD7921分别是快速、2通道、10-/12位、单电源、模数转换器（ADC）。这些部件可以在2.35伏到5.25伏的电源下工作。当使用5伏或3伏电源供电时，AD7911/AD7921在配备5兆赫时钟时，其吞吐率可达到250 kSPS。
AD7911/AD7921为用户提供了片上跟踪和保持、ADC和串行接口，所有这些都封装在一个小型的8线TSOT封装或8线MSOP封装中，这为用户提供了比其他解决方案更节省空间的优势。串行时钟输入从部件访问数据，控制写入ADC的数据传输，并为逐次逼近ADC提供时钟源。模拟输入范围是0到VDD。ADC不需要外部参考，芯片上也不需要参考。AD7911/AD7921的基准源于电源，因此可提供最宽的动态输入范围。
AD7911/AD7921具有断电选项，允许在转换之间节省电源。断电功能通过标准串行接口实现，如操作模式部分所述。
变频器操作
AD7911/AD7921是10-/12位逐次逼近基于电荷再分配DAC的adc。图19和图20显示了ADC的简化示意图。图19显示了采集阶段的ADC。SW2闭合，SW1处于位置A，比较器保持在平衡状态，采样电容器获取所选VIN通道上的信号。
当ADC开始转换时（见图20），SW2打开，SW1移动到位置B，导致比较器变得不平衡。控制逻辑和电荷再分配DAC用于从采样电容器中增减固定量的电荷，以使比较器回到平衡状态。当比较器重新平衡时，转换完成。控制逻辑产生ADC输出代码。图21显示了ADC传输函数。
ADC传递函数
AD7911/AD7921的输出编码是直接二进制的。设计的代码转换发生在连续的整数LSB值处，即1 LSB、2 LSB，依此类推。对于AD7921，LSB大小为VDD/4096，对于AD7911，LSB大小为VDD/1024。AD7911/AD7921的理想传输特性如图21所示。
典型接线图
图22显示了AD7911/AD7921的典型连接图。VREF是从VDD内部获取的，因此VDD应该很好地解耦。这提供了0 V到VDD的模拟输入范围。转换结果以16位字输出，其中有两个前导零，后跟识别转换通道的通道标识符位，后跟与转换通道匹配的无效位，然后是12位或10位结果的MSB。对于AD7911，10位结果后面跟两个0。请参阅串行接口部分。
另外，由于AD7911/AD7921所需的电源电流非常低，因此可以使用精密基准作为AD7911/AD7921的电源。REF19x基准电压（REF195用于5V或REF193用于3V）可用于向ADC提供所需电压（见图22）。如果电源非常嘈杂或系统电源电压不是5 V或3 V（例如15 V）的某个值，则此配置特别有用。REF19x向AD7911/AD7921输出稳定电压。如果使用低压差REF193，则需要向AD7911/AD7921供电的电流通常为1.5 mA。当ADC以250 kSPS的速率转换时，REF193需要向AD7911/AD7921提供最大2 mA的电流。REF193的负载调节通常为10 ppm/mA（REF193，Vs=5 V），由此产生的2 mA误差为20 ppm（60μV）。对于该误差，LSA为0821.0，对应于AD792 VDD=3 V来自REF193，AD7911的LSB误差为0.061。
对于需要考虑功耗的应用，应使用ADC的断电模式和REF19x基准的休眠模式来提高电源性能。
表6提供了一些典型的性能数据，在相同的设置条件下，各种参考值用作VDD源和50 kHz输入音调。
模拟量输入
图23显示了AD7911/AD7921模拟输入结构的等效电路。两个二极管D1和D2为模拟输入提供ESD保护。必须注意确保模拟输入信号不会超过电源轨300毫伏，因为这会导致这些二极管正向偏压并开始向基板传导电流。这些二极管在不会对零件造成不可逆损坏的情况下可以传导的最大电流为10毫安。
图23中的电容器C1通常约为6 pF，主要归因于管脚电容。电阻器R1是由跟踪保持开关的导通电阻构成的集中元件，还包括输入多路复用器的导通电阻。该电阻通常约为100Ω。电容器C2是ADC采样电容器，通常具有20pf的电容。
对于交流应用，建议使用相关模拟输入引脚上的带通滤波器从模拟输入信号中移除高频分量。在谐波失真和信噪比非常重要的应用中，模拟输入应该由低阻抗源驱动。大的源阻抗会显著影响ADC的交流性能。这可能需要使用输入缓冲放大器。运算放大器的选择是特定应用的函数。
表7提供了一些典型的性能数据，在相同的设置条件下，各种运放用作输入缓冲器，输入音调为50khz。
当没有放大器用于驱动模拟输入时，源阻抗应限制在低值。最大源阻抗取决于可容忍的总谐波失真（THD）量。THD随着源阻抗的增加和性能的降低而增加（见图16）。
数字输入
应用于AD7911/AD7921的数字输入不受限制模拟输入的最大额定值的限制。相反，应用的数字输入可以达到7V，并且不像模拟输入那样受到VDD+0.3V限制的限制。例如，如果AD7911/AD7921在3 V的VDD下工作，则5 V逻辑电平可用于数字输入。然而，值得注意的是，当VDD=3V时，DOUT上的数据输出仍然具有3V逻辑电平。SCLK、DIN和CS的另一个优点不受VDD+0.3V限制的限制，这是避免了电源排序问题。如果在VDD之前应用了CS、DIN或SCLK，则不会像在VDD之前应用大于0.3V的信号一样存在闩锁风险。
DIN输入
下一次转换中要转换的通道是通过写入DIN引脚来选择的。DIN引脚上的数据被加载到SCLK下降沿的AD7911/AD7921中。在从零件读取转换结果的同时，数据被传输到DIN引脚上的零件中。
只使用DIN字的第三位；其余的被ADC忽略。第三个MSB是信道标识符位，它标识下一次转换中要转换的信道，VIN0（CHN=0）或VIN1（CHN=1）。
输出输出
来自AD7911/AD7921的转换结果作为串行数据流提供在该输出上。在进行转换的同时，这些位在SCLK下降沿上时钟输出。
AD7921的串行数据流由两个前导零组成，后跟标识所转换信道的位，与信道标识位匹配的无效位，以及先提供MSB的12位转换结果。
对于AD7911，串行数据流由两个前导零组成，后跟标识所转换信道的位，与信道标识位匹配的无效位，以及先提供MSB的10位转换结果，然后是两个尾随的零。
操作模式
AD7911/AD7921的两种工作模式是正常模式和断电模式。通过控制CS信号的逻辑状态来选择操作模式。转换初始化后CS被拉高的点决定了AD7911/AD7921是否进入断电模式。类似地，如果已经处于断电模式，CS可以控制设备是恢复正常操作还是保持断电模式。
断电模式旨在提供灵活的电源管理选项，并针对不同的应用需求优化功耗与吞吐量比率。
正常模式
正常模式旨在获得最快的吞吐量性能。用户不必担心任何通电时间，因为AD7911/AD7921始终保持完全通电。图26显示了AD7911/AD7921在此模式下的操作。
转换在CS的下降沿开始，如本节所述。为确保部件始终保持完全通电，串行接口ECS必须保持在较低水平，直到CS下降沿后经过至少10个SCLK下降沿。如果CS在第10个SCLK下降沿之后但在T转换结束之前的任何时候变高，则部件保持通电状态，但转换终止，DOUT返回三个状态。对于AD7911/AD7921，至少需要14和16个串行时钟周期来完成转换并访问完整的转换结果。
CS可以高怠速直到下一次转换，或者可以低怠速直到CS在下一次转换之前返回高电平（实际上是怠速CS low）。一旦数据传输完成（DOUT返回到三个状态），就可以通过再次引入CSlow在安静时间tQUIET之后启动另一个转换。
断电模式
断电模式适用于需要较慢吞吐量的应用程序。在ADC的每一个转换过程中，或者在一个比较长的时间内关闭ADC的吞吐量，或者在ADC之间以较高的速率进行转换在几次转换的爆发之间。当AD7911/AD7921处于断电模式时，所有模拟电路断电。
要进入断电模式，转换过程必须通过在SCLK的第二个下降沿之后和SCLK的第10个下降沿之前的任何时间将CS调高来中断，如图27所示。一旦在SCLKs窗口中CS被调高，则部件进入断电模式，CS下降沿启动的转换终止，DOUT返回到三个状态。如果CS在第二个SCLK下降沿之前变高，则部件将保持在正常模式并且不会断电。这有助于避免因CS线路故障而意外断电。
要退出此操作模式并再次接通AD7911/AD7921的电源，将执行虚拟转换。在CS的下降沿，设备开始通电，只要CS保持在较低水平，直到第10个SCLK下降沿之后，设备就会继续通电。一旦经过16个SCLK并且下一次转换得到有效数据，设备就完全通电，如图28所示。如果在SCLK的第10个下降沿之前CS处于高位，则AD7911/AD7921将返回断电模式。这有助于避免由于CS线路上的故障或CS较低时8个SCLK周期的意外突发而意外通电。因此，尽管设备可能在CS的下降沿开始通电，但它在CS的上升沿再次断电，只要这发生在第10个SCLK下降沿之前。
通电时间
AD7911/AD7921的通电时间为1μs，这意味着在SCLK频率高达5mhz的情况下，一个虚拟周期始终足以使设备通电。一旦虚拟循环完成，ADC将完全通电，并正确获取输入信号。静态时间tQUIET必须仍然允许从虚拟转换到CS的下一个下降沿后总线返回到三个状态的点。当以250 kSPS的吞吐率运行时，AD7911/AD7921通电并在一个虚拟周期内获取±1 LSB内的信号。
如图28所示，当以虚拟循环从断电模式通电时，在部件断电时处于保持模式的跟踪和保持返回到CS下降沿后部件接收到的第五个SCLK下降沿上的跟踪模式。在中显示为点A。此时，部件开始在当前伪转换中选择的信道上获取信号。
尽管在任何SCLK频率下，一个虚拟周期足以为设备通电并获取VIN，但并不一定意味着必须始终经过16个SCLK的完整虚拟周期才能通电并完全获取VIN。1μs足以使设备通电并获取输入信号。例如，如果将5 MHz SCLK频率应用于ADC，则周期时间为3.2μs。在一个虚拟循环（3.2μs）中，部件将通电并完全获取VIN。然而，在使用5mhz SCLK的1μs后，仅经过5个SCLK周期。在这个阶段，ADC将完全通电。在这种情况下，CSC可以在第10个SCLK下降沿后升高，并在一段时间后再次降低，tQUIET，以启动转换。
当电源首次应用于AD7911/AD7921时，ADC可在断电模式或正常模式下通电。因此，最好允许虚拟循环过去，以确保零件在尝试有效转换之前完全通电。同样，如果用户希望在不使用时保持部件断电模式，并在断电模式下通电，则可以使用虚拟循环，通过执行如图27所示的循环来确保设备处于断电模式。
一旦向AD7911/AD7921供电，通电时间与从断电模式通电时相同。在正常模式下，部件完全通电大约需要1μs。在执行虚拟循环之前，无需等待1μs，以确保所需的操作模式。相反，在向ADC供电后，可以直接发生假周期。如果在虚拟转换之后直接执行第一次有效转换，则必须注意确保允许足够的采集时间。当ADC在电源接通后首次通电时，跟踪和保持处于保持状态。它返回到CS下降沿后部件接收到的第五个SCLK下降沿上的轨迹。
功率与吞吐量
通过在不转换时使用AD7911/AD7921上的断电模式，ADC的平均功耗在较低的吞吐量下降低。图29显示了当吞吐量降低时，设备如何在断电状态下保持更长时间，并且随着时间的推移，平均功耗也相应降低。
例如，如果AD7911/AD7921以50ksps的吞吐量和5mhz的SCLK（VDD＝5v）的连续采样模式工作，并且在转换之间将设备置于断电模式，则功耗计算如下。正常运行时的功耗为20 mW（VDD=5 V）。如果一个虚拟循环在转换（3.2μs）之间给部件通电，而剩余的转换时间是另一个循环（3.2μs），则AD7911/AD7921在每个转换周期中消耗20 mW，持续6.4μs。如果吞吐量为50 kSPS且周期时间为20μs，则每个周期消耗的平均功率为：
如果VDD=3v，SCLK=5mhz，并且设备在转换之间再次处于功率下降模式，则正常运行期间的功耗为6mw。在每个转换周期中，AD7911/AD7921现在耗散6 mW，持续6.4μs。当吞吐量为50ksps时，每个周期消耗的平均功率为：
在前面的示例中，没有考虑部件处于断电模式时的功耗，因为关机电流非常低，因此不会对整体功耗值产生任何影响。图29显示了在使用5V和3V电源的转换之间使用断电模式时的功耗与吞吐量的关系。
断电模式适用于吞吐量约为120 kSPS及以下的情况，因为较高的采样率在断电模式下不会节省电力。
串行接口
图30和图31分别显示了AD7921和AD7911串行接口的详细时序图。串行时钟提供转换时钟，并在转换期间控制来自AD7911/AD7921的信息传输。
CS信号启动数据传输和转换过程。
CS的下降沿将跟踪和保持置于保持模式，使总线退出三种状态，此时对模拟输入进行采样，并启动转换。
对于AD7921，转换需要16个SCLK周期才能完成。一旦经过13个SCLK下降沿，trackand hold将回到下一个SCLK上升沿上的轨迹，如图30中B点所示。在第16个SCLK下降沿上，DOUT线将回到三个状态。如果上升的边缘CS发生在16个SCLK之前，然后转换终止，DOUT行返回到三个状态。否则，DOUT在第16个SCLK下降沿返回到3个状态，如图30所示。执行转换过程和从AD7921访问数据需要16个串行时钟周期。
对于AD7911，转换需要14个SCLK周期才能完成。一旦经过13个SCLK下降沿，trackand hold将回到下一个SCLK上升沿上的轨迹，如图31中B点所示。
如果CS上升沿出现在14个SCLK之前，则转换终止，DOUT线返回到三个状态。如果在循环中考虑16个SCLK，则DOUT在第16个SCLK下降沿返回到3个状态，如图31所示。
CS进入低时钟，第一个前导零被读入微控制器或DSP。然后，从第二个前导零开始的后续SCLK下降沿对剩余数据进行时钟输出。因此，串行时钟上的第一下降时钟边缘具有提供的第一前导零并且还时钟输出第二前导零。数据传输中的最后一位在第16个下降沿有效，在前一个下降沿上一个（第15个）下降沿被打卡。
在使用较慢的SCLK的应用程序中，可以读入数据在每个SCLK上升沿。在这种情况下，SCLK的第一下降沿时钟输出第二超前零点，并且可以在第一上升沿读取。但是，第一个前导零是除非在第一个下降沿没有读取，否则当CS变低时会丢失时钟。SCLK的第15个下降沿时钟出最后一个位，可以在第15个上升SCLK边缘读取。
如果CS在SCLK下降沿刚过之后变低，则CS像以前一样时钟输出第一个前导零，并且可以在SCLK上升沿中读取。下一个SCLK下降沿时钟输出第二个前导零，它可以在下一个上升沿读取。
微处理器接口
AD7911/AD7921上的串行接口允许部件直接连接到一系列微处理器上。本节介绍如何将AD7911/AD7921与一些更常见的微控制器和DSP串行接口协议连接起来。
AD7911/AD7921至TMS320C541接口
TMS320C541上的串行接口使用连续的串行时钟和帧同步信号来与AD7911/AD7921等外围设备同步数据传输操作。CS输入允许TMS320C541和AD7911/AD7921之间的简单接口，无需任何粘合逻辑。TMS320C541的串行端口设置为在突发模式下工作（串行端口控制寄存器SPC中的FSM=1），内部串行时钟CLKX（SPC寄存器中的MCM=1）和内部帧信号（SPC寄存器中的TXM=1）；因此，这两个引脚都配置为输出。对于AD7921，字长度应设置为16位（SPC寄存器中FO=0）。此DSP只允许字长度为16位或8位的帧。因此，在AD7911中，当需要14位时，FO位应该设置为16位，并且需要16个sclk。对于AD7911，在最后两个时钟周期内，两个尾随零被时钟输出。
SPC寄存器中的值如下：
FO = 0
FSM = 1
MCM = 1
TXM = 1
为了在AD7911/AD7921上实现断电模式，可以将格式位FO设置为1，从而将字长度设置为8位。
连接图如图32所示。注意，对于信号处理应用，来自TMS320C541的帧同步信号必须提供等距采样。
AD7911/AD7921至ADSP-218x
ADSP-218x系列DSP直接与AD7911/AD7921接口，无需任何粘合逻辑。运动控制寄存器的设置如下：
TFSW=RFSW=1，交替帧
INVRFS=INVTFS=1，激活低帧信号
DTYPE=00，右对齐数据
ISCLK=1，内部串行时钟
TFSR=RFSR=1，为每个单词加上帧
IRFS=0，设置RFS作为输入
ITFS=1，将TFS设置为输出
SLEN=1111，16位用于AD7921
SLEN=1101，AD7911为14位
要实现断电模式，SLEN应设置为0111，以发出8位SCLK突发。连接图如图33所示。ADSP-218x将运动的TFS和RFS捆绑在一起，TFS被设置为输出，RFS被设置为输入。DSP在交替成帧模式下工作，运动控制寄存器如前所述设置。这个在TFS上生成的帧同步信号与CS相关联，并且与所有信号处理应用一样，需要等距采样。然而，在本例中，定时器中断用于控制ADC的采样率，在某些情况下，可能无法实现等距采样。
定时器寄存器加载一个值，该值在要求的采样间隔内提供中断。当接收到中断时，用TFS/DT（ADC控制字）传输一个值。TFS用于控制RFS，从而控制数据的读取。串行时钟的频率设置在SCLKDIV寄存器中。当使用TFS发送指令时，即TX0=AX0，检查SCLK的状态。DSP等待，直到SCLK变高、变低、再变高，然后传输开始。如果定时器和SCLK值的选择使得要传输的指令发生在SCLK的上升沿上或附近，则可以传输数据，或者等待下一个时钟边缘。
例如，ADSP-2189的主时钟频率为40mhz。如果SCLKDIV寄存器加载值为3，则获得5 MHz的SCLK，并且每一个SCLK周期经过8个主时钟周期。根据所选的吞吐量，如果定时器寄存器加载值803（803+1=804），则在中断之间以及随后在发送指令之间发生100.5sclk。由于传输指令发生在SCLK边缘，因此这种情况导致非平衡采样。如果中断之间的sclk数是N的整数，则由DSP实现等距采样。
AD7911/AD7921至DSP563xx接口
图34中的连接图显示了如何将AD7911/AD7921连接到摩托罗拉DSP563xx系列DSP的SSI（同步串行接口）。SSI在同步和正常模式下运行（控制寄存器B，CRB中的SYN=1和MOD=0），Tx和Rx的内部生成字帧同步（CRB中的位FSL1=0和FSL0=0）。通过设置AD7921的位WL2=0、WL1=1和WL0=0，将控制寄存器A（CRA）中的字长度设置为16。此DSP不提供14位字长选项，因此AD7911字长设定为16位元，就像AD7921一样。对于AD7911，转换过程使用16个SCLK周期，最后两个时钟周期用两个尾随的0来填充16位字。
为了在AD7911/AD7921上实现断电模式，可通过在CRA中设置位WL2=0、WL1=0和WL0=0将字长度更改为8位。FSP位在CRB寄存器可以设置为1，这意味着帧变低，转换开始。同样，通过CRB寄存器中的位SCD2、SCKD和SHFD，串行端口中的Pin SC2（帧同步信号）和SCK被配置为输出，并且MSB首先被移位。
数值如下：
MOD = 0
SYN = 1
WL2，WL1，WL0取决于字长
FSL1=0，FSL0=0
FSP=1，负帧同步
SCD2=1
SCKD=1
SHFD=0
注意，对于信号处理应用，来自DSP563xx的帧同步信号必须提供等距采样。
应用程序提示
接地及布置
安装AD7911/AD7921的印刷电路板的设计应使模拟和数字部分分开并限制在电路板的某些区域内。这有助于使用容易分离的地平面。最小腐蚀技术通常对接地层最好，因为它能提供最好的屏蔽。数字和模拟接地层只能在一个地方连接。如果AD7911/AD7921处于多个设备需要AGND到DGND连接的系统中，则仍应在一个点进行连接，该点应尽可能靠近AD7911/AD7921。
避免在设备下运行数字线，因为这些耦合噪声到模具上。模拟接地层应允许在AD7911/AD7921下运行，以避免噪声耦合。连接到AD7911/AD7921的电源线应使用尽可能大的迹线，以提供低阻抗路径，并减少故障对电源线的影响。时钟等快速开关信号应采用数字接地进行屏蔽，以避免向电路板的其他部分辐射噪声，时钟信号不得在模拟输入附近运行。避免数字和模拟信号交叉。电路板对侧的迹线应彼此成直角，以减少穿过电路板的影响。微带技术是目前为止最好的，但并不总是可以与双面板。在这种技术中，电路板的元件侧专用于接地层，而信号则放置在焊料侧。
良好的解耦也非常重要。模拟电源应采用10μF钽与0.1μF电容器并联进行解耦。为了从这些去耦元件中获得最佳性能，用户应努力将去耦电容器与VDD和GND引脚之间的距离保持在最小值，并将各自的引脚连接起来。
外形尺寸
