DAC8574点击型号即可查看芯片规格书
特征
•微功率运行：5 V VDD时为950μA
•上电复位为零
•+2.7 V至+5.5 V模拟电源
•16位单调
•沉降时间：10μs至±0.003%FSR
•I2C™ 接口高达3.4 Mbps
•数据传输能力
•片上输出缓冲放大器，轨对轨操作
•双缓冲输入寄存器
•最多支持16个DAC8574
•支持多达64个通道的同步更新
•在-40°C至105°C下运行
•小型16铅TSSOP封装
应用
•过程控制
•数据采集系统
•闭环伺服控制
•PC外围设备
•便携式仪器
说明
DAC8574是一种低功耗、四通道、16位缓冲电压输出DAC。它的片上精密输出放大器可以实现轨对轨输出摆动。DAC8574采用I2C兼容的双线串行接口，支持高速接口模式，最多支持16个DAC8574，用于总线上总共64个信道。
DAC8574需要外部参考电压来设置DAC的输出范围。DAC8574包含一个通电复位电路，确保DAC输出在零伏时通电，并保持在那里直到对设备进行有效的写入。DAC8574包含一个断电功能，可通过内部控制寄存器访问，该功能可降低5V下200nA设备的电流消耗。
该部件在正常运行时的低功耗使其非常适合便携式电池供电设备。在VDD=5v时，功耗小于5mw，在断电模式下降至1μW。
DAC8574有16导联TSSOP封装。
这种集成电路会被静电放电损坏。德州仪器公司建议在处理所有集成电路时采取适当的预防措施。不遵守正确的操作和安装程序可能会导致损坏。
ESD损坏的范围从细微的性能下降到完全的设备故障。精密集成电路可能更容易受到损坏，因为非常小的参数变化可能导致器件不符合其公布的规格。
包装/订购信息
典型特征
TA=+25°C时，除非另有说明。
操作理论
D/A 部分
DAC8574的体系结构由一个字符串DAC和一个输出缓冲放大器组成。图45显示了DAC体系结构的通用框图。
DAC8574的输入编码为无符号二进制，其理想输出电压为：
其中D=加载到DAC寄存器的二进制代码的十进制等效值；它的范围从0到65535。
电阻串
图46所示为电阻器组。它基本上是一个除以2的电阻器，后面是一个电阻串，每个电阻值为R。加载到DAC寄存器中的代码通过关闭将串连接到放大器的开关之一来确定在串上的哪个节点上电压被分接以馈入输出放大器。由于该体系结构由一串电阻组成，所以它被指定为单调的。
输出放大器
输出缓冲器是一个增益为2的非互易放大器，能够在其输出上产生轨对轨电压，其输出范围为0V至VDD。它能够驱动2 kΩ的负载，并与1000 pF并联接地在典型曲线中可以看到输出放大器的源和汇能力。转换速率为1v/μs，半刻度稳定时间为8μs，输出空载。
I2C接口
2000年1月，飞利浦I2C总线开发的串行接口（参见I2C总线规范）。总线由具有上拉结构的数据线（SDA）和时钟线（SCL）组成。当总线空闲时，SDA和SCL线路都被拉高。所有与I2C兼容的设备都通过开漏I/O引脚、SDA和SCL连接到I2C总线。主设备，通常是微控制器或数字信号处理器，控制总线。主机负责生成SCL信号和设备地址。主机还生成指示数据传输开始和停止的特定条件。从设备在主设备的控制下在总线上接收和/或发送数据。
DAC8574作为从机，支持I2C总线规范中定义的以下数据传输模式：标准模式（100 kbps）、快速模式（400 kbps）和高速模式（3.4 Mbps）。标准模式和快速模式的数据传输协议完全相同，因此在本文中它们被称为F/S模式。高速模式的协议不同于F/S模式，称为HS模式。DAC8574支持7位寻址；不支持10位寻址和一般调用地址。
F/S模式协议
•主机通过生成启动条件启动数据传输。开始条件是当SCL为高时SDA线路上发生从高到低的转换，如图47所示。所有兼容I2C的设备都应该识别启动条件。
•主机随后生成SCL脉冲，并在SDA线路上传输7位地址和读/写方向位R/W。在所有传输过程中，主机确保数据有效。有效的数据条件要求SDA线路在时钟脉冲的整个高周期内保持稳定（见图48）。所有设备都能识别主机发送的地址，并将其与内部固定地址进行比较。只有具有匹配地址的从设备通过在第9个SCL周期的整个高周期中将SDA线拉低来生成应答（见图49）。当检测到该确认时，主机知道与从机的通信链路已经建立。
•主设备生成更多的SCL周期，以将数据传输到从设备（R/W位1）或从设备接收数据（R/W位0）。无论哪种情况，接收器都需要确认发送器发送的数据。因此，确认信号可以由主机产生，也可以由从机产生，这取决于哪个是接收器。由8位数据和1位确认组成的9位有效数据序列可以根据需要继续。
•为了发出数据传输结束的信号，当SCL线处于高位时，主机通过将SDA线从低拉到高来生成停止条件（见图47）。这将释放总线并停止与寻址从站的通信链路。所有兼容I2C的设备必须识别停止条件。在接收到停止条件时，所有设备都知道总线被释放，它们等待一个启动条件，然后是一个匹配的地址。
H/S模式协议
•当总线空闲时，SDA和SCL线路都被上拉装置拉高。
•主机生成一个启动条件，后跟一个包含H/S主代码00001XXX的有效串行字节。此传输在F/S模式下以不超过400 Kbps的速度进行。不允许任何设备确认H/S主代码，但所有设备必须识别它，并将其内部设置切换为支持3.4 Mbps操作。
•然后，主机生成重复启动条件（重复启动条件与启动条件具有相同的定时）。在这种重复启动条件下，协议与F/S模式相同，只是允许传输速度高达3.4 Mbps。停止条件结束H/S模式，并切换从设备的所有内部设置，以支持F/S模式。不应使用停止条件，而应使用重复启动条件来确保总线处于H/S模式。
DAC8574 I2C更新序列
DAC8574需要一个启动条件、一个有效的I2C地址、一个控制字节、一个MSB字节和一个LSB字节来进行一次更新。在接收到每个字节后，DAC8574通过在单个时钟脉冲的高周期内将SDA线拉低进行确认。有效的I2C地址选择DAC8574。控制字节设置所选DAC8574的操作模式。一旦控制字节选择了操作模式，DAC8574期望一个MSB字节后跟一个LSB字节，以便进行数据更新。DAC8574对LSB字节后的确认信号的下降沿执行更新。
在需要更改操作模式之前，不需要重新发送控制字节。控制字节的位连续确定执行的更新类型。因此，对于第一次更新，DAC8574需要一个启动条件、一个有效的I2C地址、一个控制字节、一个MSB字节和一个LSB字节。对于所有连续更新，只要控制命令保持不变，DAC8574需要一个MSB字节和一个LSB字节。
使用I2C高速模式（fscl=3.4 MHz），时钟以3.4 MHz运行，除第一次更新外的每个16位DAC更新都可以在18个时钟周期内完成（MSB字节、确认信号、LSB字节、确认信号），速度为188.88 KSPS。使用快速模式（fscl=400 kHz），时钟以400 kHz运行，最大DAC更新速率限制为22.22 KSPS。一旦接收到停止条件，DAC8574将释放I2C总线并等待新的启动条件。
地址字节是在启动条件之后从主设备接收的第一个字节。地址的前五位（MSB）出厂时预设为10011。地址的下两位是设备选择位A1和A0。A1，A0地址输入可以连接到VDD或数字GND，或者可以由TTL/CMOS逻辑电平主动驱动。在DAC8574的通电序列期间，设备地址由这些引脚的状态设置。多达16个设备（DAC8574）仍然可以连接到同一I2C总线。
DAC8574也支持广播寻址。广播寻址可用于同步更新或关闭多个DAC8574设备。DAC8574旨在与DAC857x和DAC757x系列的其他成员一起工作，以支持多通道同步更新。使用广播地址，无论地址引脚的状态如何，DAC8574都会响应。仅在写入模式下支持广播（主机写入DAC8574）。
最高有效字节
最高有效字节MSB[7:0]由16位无符号二进制D/A转换数据的8个最高有效位组成。C0=1，MSB[7]，MSB[6]表示断电操作，如表8所示。
最低有效字节
最低有效字节LSB[7:0]由16位无符号二进制D/A转换数据的8个最低有效位组成。DAC8574在LSB[0]位之后的确认信号的下降沿更新。
默认回读条件
如果用户在未首先向指定通道写入数据的情况下启动指定通道的回读，则默认的回读全部为零，因为回读寄存器在通电复位阶段初始化为0。
LDAC功能
根据控制字节，DAC在LS字节后的确认信号的下降沿同步更新。仅当外部定时信号用于异步更新DAC的所有通道时，才需要LDAC引脚。LDAC是一种正边缘触发异步输入，允许四个DAC输出电压与临时寄存器数据同时更新。LDAC触发器只能在缓冲器临时寄存器通过软件正确更新后使用。
DAC8574寄存器
DAC8574作为从机接收器-标准和快速模式
图51所示为标准和快速模式主发射机，用7位地址寻址DAC8574从接收机。
DAC8574作为从属接收器-高速模式
图52所示为高速模式主发送器，用7位地址为DAC8574从接收机寻址。
在标准/快速模式下，主发射机写入从接收机（DAC8574）
所有写访问序列都以设备地址（R/W=0）开头，然后是控制字节。此控制字节指定DAC8574的操作模式，并确定在随后的读/写操作中访问DAC8574的哪个通道。控制字节（PD0位）的LSB确定以下数据是断电数据还是常规数据。
在（PD0位=0）的情况下，DAC8574期望按照以下顺序接收数据：高字节-低字节-高字节-低字节…，直到识别出I2C总线上的停止条件或重复启动条件（参考表4的数据输入模式部分）。
在（PD0位=1）下，DAC8574期望接收2字节的断电数据（请参阅表4的断电模式部分）。
（1）、使用重复启动来保证总线操作的安全，并循环回写寻址阶段，以便下次写入。
（2）、一旦DAC8574正确寻址并发送控制字节，高字节-低字节序列可以重复，直到接收到停止条件或重复的启动条件。
在HS模式下，主发射机写入从接收机（DAC8574）
当以HS模式向DAC8574写入数据时，主机开始以F/S模式传输所谓的HS主代码（0000 1XXX）。主设备不允许HS确认，所以主机代码后面是不允许的。
然后，主机切换到HS模式并发出一个重复的启动条件，接着是地址字节（R/W=0），之后DAC8574通过将SDA拉低进行确认。这个地址字节后面通常跟控制字节，也由DAC8574确认。控制字节（PD0位）的LSB确定以下数据是断电数据还是常规数据。
在（PD0位=0）的情况下，DAC8574期望按照以下顺序接收数据：高字节-低字节-高字节-低字节….，直到识别出I2C总线上的停止条件或重复启动条件（请参阅表5 HS模式写入顺序-数据）。
在（PD0位=1）的情况下，DAC8574预计接收2个字节的断电数据（参考表5 HS模式写入序列-断电）。
（1）、使用重复启动来保证总线操作的安全，并循环回写寻址阶段，以便下次写入。
（2）、一旦DAC8574正确寻址并发送控制字节，高字节低字节序列可以重复，直到接收到停止或重复启动条件。
DAC8574作为从机发射机-标准和快速模式
图53显示了标准和快速模式主发送器，该主发送器使用7位地址寻址DAC8574从发送器。
DAC8574作为从机发射机-高速模式
图54显示了高速模式下I2C主机寻址DAC8574（具有7位地址），作为从机发射机。
标准/快速模式下从发射机（DAC8574）的主接收机读数
当从DAC8574读回数据时，用户从一个地址字节开始（R/W=0），之后DAC8574将通过拉低SDA进行确认。这个地址字节后面通常是控制字节，DAC8574也会对其进行确认。在此之后，主机有一个重复的启动条件，地址用（R/W=1）重新发送。这由DAC8574确认，表示它准备好发送数据。然后，根据（PD0位），从DAC8574读回两个或三个字节的数据。Buff-Sel1和Buff-Sel0的值决定读回哪个信道数据。随后出现停止条件。
在（PD0位=0）下，DAC8574传输2个字节的数据，高字节随后是低字节（参考表2）。数据回读模式-2字节）。
在（PD0位=1）下，DAC8574传输3个字节的数据，断电字节、高字节、低字节（参见表2）。数据回读模式-3字节）。
主接收器在HS模式下从发射机（DAC8574）读取数据
在HS模式下向DAC8574读取数据时，主机开始传输，即F/S模式下的HS主代码（0000 1XXX）。不允许任何设备确认HS主代码，因此HS主机代码后面跟着一个NOT acknowledge。
然后，主机切换到HS模式并发出一个重复的启动条件，接着是地址字节（R/W=0），之后DAC8574通过将SDA拉低进行确认。这个地址字节后面通常是控制字节，DAC8574也会对其进行确认。
然后，有一个由主机启动的重复启动条件，地址以（R/W=1）重新发送。这由DAC8574确认，表示它准备好传输数据。然后根据（PD0位），从DAC8574读回两个或三个字节的数据。Buff-Sel1和Buff-Sel0的值决定读回哪个通道数据。随后出现停止条件。
在（PD0位=0）下，DAC8574传输2字节数据，先是高字节，后是低字节（参考表7 HS模式读回序列）。
在（PD0位=1）下，DAC8574传输3字节数据，断电字节后是高字节，然后是低字节（参考表7 HS模式读回序列）。
开机复位
DAC8574包含上电复位电路，在通电期间控制输出电压。通电时，DAC寄存器充满零，输出电压为0 V；在对DAC进行有效的写入序列之前，它一直保持在那里。这在应用程序中很有用，在这些应用程序中，当DAC处于通电过程中时，了解DAC的输出状态非常重要。在通电前，不得将设备引脚调高。
断电模式
DAC8574包含四种独立的断电操作模式。这些模式可通过MSB字节的两个最高有效位进行编程，而（CTRL[0]=PD0=1）。表8显示了这些位的状态如何对应于设备的操作模式。
当（CTRL[0]=PD0=0）时，设备正常工作，每通道5V时，其正常功耗为250μA。然而，对于三种断电模式，电源电流在5V时降至200NA（3V时为50NA）。不仅电源电流下降，而且输出级也在内部从放大器的输出切换到已知值的电阻网络。这有一个优点，即在断电模式下，设备的输出阻抗是已知的。有三种不同的选择：输出通过1 kΩ电阻器、100 kΩ电阻器内部连接到GND或左开路（高阻抗）。输出级如图55所示。
当电源关闭模式激活时，所有线性电路都会关闭。但是，在断电时，DAC寄存器的内容不受影响。对于VDD=5 V，退出断电的时间通常为2.5μs；对于VDD=3 V，退出断电的时间通常为5μs。（有关更多信息，请参阅典型曲线部分。）
DAC8574提供了一个基于通道寄存器操作的灵活断电接口。通道由一个带断电电路的16位DAC、一个临时存储寄存器（TR）和一个DAC寄存器（DR）组成。TR和DR都是18位宽的。两个MSB表示断电条件，16个LSB表示TR和DR的数据。通过使用TR和DR的第17位和第18位，断电条件可以像数据一样临时存储和使用。内部电路确保在设置掉电标志（CTRL[0]=PD0）时，MSB[7]和MSB[6]被传输到TR[17]和TR[16]（DR[17]和DR[16]）。因此，DAC8574将断电条件视为数据，所有操作模式对断电仍然有效。可以向系统中的所有dac8574广播掉电条件，或者可以在更新其他信道上的数据的同时同时关闭信道。
电流消耗
DAC8574通常在VDD=5V时消耗225μA，VDD=3V时消耗200μA，包括参考电流消耗。附加如果VIH<<VDD，数字输入端可能会发生电流消耗。对于最有效的电源操作，建议在DAC的数字输入端使用CMOS逻辑电平。在断电模式下，典型的电流消耗为200毫安。在向DAC发出断电命令后10至20ms的延迟时间通常足以使断电电流降至10μA以下。
驱动电阻和电容负载
DAC8574输出级能够驱动高达1000 pF的负载，同时保持稳定。在偏移和增益误差范围内，当驱动电容性负载时，DAC8574可以运行轨对轨。2 kΩ的电阻负载可由DAC8574驱动，同时实现非常好的负载调节。当输出电压接近每根轨道时，负载调节误差增大。当DAC的输出在电阻负载下被驱动到正轨时，每个AB类输出级的PMOS晶体管都可以进入线性区。当这种情况发生时，增加的红外电压降会恶化DAC的线性性能。这只会在DAC的数字输入到电压输出传输特性的前20毫伏范围内发生。如果在满量程（在电阻负载条件下）要求良好的线性度，则施加在DAC8574上的参考电压可降低到施加到VDD的电源电压以下，以消除这种情况。
串扰和交流性能
DAC8574体系结构为每个DAC通道使用单独的电阻串，以实现超低串扰性能。在相邻信道满标度变化期间，在一个信道上看到的直流串扰通常小于0.5 LSBs。测量到的交流串扰（对于全刻度，在一个信道上产生的1khz正弦波输出，在剩余的输出信道上测量）通常低于-100db。此外，DAC8574可实现96 dB信噪比（SNR）和65 dB总谐波失真（THD）的典型交流性能，使DAC8574成为在4 kHz或以下输出频率下要求高信噪比的应用的可靠选择。
输出电压稳定性
DAC8574在器件的规定温度范围内具有良好的温度稳定性，典型输出电压漂移为±3 ppm/°C。这使得每个通道的输出电压在±1°C的环境温度变化范围内保持在±25μV的范围内。良好的电源抑制比（PSRR）性能将VDD上出现的电源噪声从输出端降低到远低于10μV-s。结合良好的直流噪声性能和真正的16位差分线性度，DAC8574成为闭环控制应用的理想选择。
稳定时间和输出故障性能
对于输入处的全刻度代码更改，可在10μs内实现DAC8574的16位精确范围内的稳定时间。最坏情况下，连续代码更改之间的调整时间通常小于2μs。DAC8574的高速串行接口设计为支持高达188ksps的更新速率。对于满标度输出摆动，当驱动200 pF电容性负载时，每个DAC8574通道的输出级通常表现出小于100 mV的过冲和下冲。由于代码到代码的转换不跨越Nx4096代码边界，代码到代码的更改问题非常低（~10μV）。由于DAC8574的内部分段，Nx4096代码的每个交叉处都会出现代码到代码的小故障边界。这些当N=15时，故障可能接近100mVs，但在~2μs内解决。
申请信息
以下各节给出了在各种应用中使用DAC8574的电路示例和提示
基本连接
对于许多应用，连接DAC8574非常简单。DAC8574的基本连接图如图56所示。0.1μF旁路电容器有助于提供电源所需的瞬时额外电流。
DAC8574直接与标准模式、快速模式和高速模式I2C控制器接口。任何微控制器的I2C外围设备，包括仅主设备和非多个主I2C外围设备，都与DAC8574一起工作。DAC8574不执行时钟拉伸（即，它从不将时钟线拉低），因此，除非其他设备在同一I2C总线上，否则无需为此提供。
SDA和SCL线路上都需要上拉电阻器，因为I2C总线驱动器是开漏的。这些电阻的大小取决于总线的工作速度和总线上的电容。电阻值越高，功耗越小，但会增加总线上的转换时间，从而限制总线速度。低值电阻器以较高的功耗为代价，允许更高的速度。长母线具有更高的电容，需要更小的上拉电阻来补偿。如果上拉电阻太小，总线驱动器可能无法将总线线路拉低。
为I2C使用GPIO端口
大多数微控制器都有可编程的输入/输出引脚，这些引脚可以在软件中设置为输入或输出。如果I2C控制器不可用，可以将DAC8574连接到GPIO引脚，并在软件中模拟I2C总线协议，或进行位碰撞。图57显示了单个DAC8574的一个示例。
通过将GPIO线路设置为零，并在输入和输出模式之间切换以应用适当的总线状态，可以实现与GPIO引脚的位碰撞。为了驱动低线，引脚被设置为输出零；为了让线路走高，引脚被设置为输入。当pin被设置为input时，可以读取该pin的状态；如果另一个设备将线路拉低，那么该端口的输入寄存器中的值将为零。
请注意，SCL线路上没有显示上拉电阻器。在这种简单的情况下，不需要电阻器。微控制器可以简单地保持线路输出，并根据需要将其设置为1或0。它能做到这一点是因为DAC8574从不降低时钟线。这种技术也可以用于多个设备，并且由于没有电阻拉升，因此具有较低的电流消耗的优点。
如果总线上有任何设备可能会降低其时钟线，则上述方法不应用过了SCL线应为高Z或零，并按常规提供一个上拉电阻器。还要注意，这在任何情况下都不能在SDA线路上实现，因为DAC8574会像所有的I2C设备一样，不时地驱动SDA线路。
一些微控制器的GPIO端口内置了可选的强上拉电路。在某些情况下，它们可以被打开并用来代替外部的上拉电阻器。一些微控制器上也提供了弱上拉，但通常对于I2C通信来说太弱了。在投入生产前测试任何电路。
使用REF02作为DAC8574的电源
由于DAC8574需要极低的电源电流，一种可能的配置是使用REF02+5V精密参考电压，为DAC8574的电源输入和参考输入提供所需的电压，如图58所示。如果电源非常嘈杂或系统电源电压的某个值不是5 V，这一点尤其有用。REF02为DAC8574输出稳定的电源电压。
如果使用REF02，则需要向DAC8574提供的电流为950μA（典型值），VDD=5 V时的最大值为1600μA。加载DAC输出时，REF02还需要向负载提供电流。所需的总典型电流（单个DAC输出上有5 kΩ负载）为：950 μA + (5 V / 5 kΩ) = 1.950 mA
REF02的负载调节通常为0.005%/mA，由此产生的1.950-mA电流的误差为488μV。这对应于0 V至5 V输出范围的6.4 LSB错误。
REF3040也可用于从5伏电源产生4.096伏参考电压。
产生±5 V、±10 V和±12 V输出，用于精密工业控制
工业控制应用需要由传感器、ADC、MCU、DAC和执行器组成的多个反馈回路。环路精度和环路速度是此类控制回路的两个重要参数。
回路精度：
在控制回路中，模数转换器必须精确。偏移量、增益和DAC的积分线性误差不是决定环路精度的因素。只要单调数模转换器的传输曲线中存在一个电压，环路就可以找到它并加以解决。另一方面，DAC分辨率和微分线性度确实决定了环路的精度，因为每个DAC步骤都决定了环路可以产生的最小增量变化。
小于-1lsb（非单调性）的DNL误差会产生环路不稳定性。大于+1 LSB的DNL误差意味着不必要的大电压阶跃，并错过电压目标。由于高DNL误差，环路失去了其稳定性、分辨率和准确性。85XX数模转换器提供16位有保证的单调性和±0.25lsb的典型DNL误差，是精密控制回路的最佳选择。
环路速度：
许多因素决定了控制回路的速度。通常，ADC的转换时间和MCU的计算时间是控制环路时间控制的两个主要因素。由于ADC转换时间通常超过DAC转换时间，所以DAC的稳定时间很少是主要因素。DAC偏移、增益和线性误差只能在启动期间减慢环路速度。一旦环路达到稳态运行，这些误差不会进一步影响环路速度。根据环路传输函数的振铃特性，DAC故障也会减慢环路速度。DAC8574的最大数据更新率为188 ksps，可支持高速控制回路。
发电工业电压范围：
对于控制回路应用，DAC增益和偏移误差不是重要参数。这可以用来降低高压控制电路设计中的微调和校准成本。使用四路运算放大器（OPA4130）、电压基准（REF3040）和四路12位DAC（DAC7574），DAC8574可以产生控制回路所需的宽电压波动。
配置的输出电压由下式给出：
固定的R1和R2电阻可用于粗略设置方程第一项所需的增益。一旦R2和R1正确设置增益，就可以使用DAC7574来设置所需的偏移电压。残余误差不是环路精度的问题，因为偏移和增益误差是可以容忍的。
对于±5 V操作：R1=10 kΩ，R2=15 kΩ，Vtail=3.33 V，Vref=4.096 V
对于±10-V操作：R1=10 kΩ，R2=39 kΩ，Vtail=2.56 V，Vref=4.096 V
对于±12-V操作：R1=10KΩ，R2=49KΩ，Vtail=2.45V，Vref=4.096V
DAC误差的数字校正
对于需要提高精度的开环应用，可以测量和数字校正DAC8574的偏移和增益误差。为了避免波形削波，建议分别在代码1024和64512处进行偏移和增益误差测量。DAC8574的总误差由增益和偏移误差控制，使用以下数字校正可将其提高一个数量级：
其中：
DIN=经过偏移和增益校正后的数字输入代码
DDIN=在偏移和增益校正之前向DAC输入的数字代码
OE=在代码1024处测得的DAC错误（LSB）
FSE=在代码64512处测得的DAC错误（LSB）
如果除法运算不可行，FSE测量可以在代码32768而不是64512处进行。除以32768意味着15位算术右移。对转移曲线的改进仍然是显著的。
DAC8574积分线性度误差在±5mV范围内，因此对总的DAC只产生次要影响错误。使用DAC8574的分段线性近似、非易失性存储器、积分线性误差也可进行数字校正。有关详细信息，请咨询TI应用工程部。
64通道操作
DAC8574被设计为便于高通道计数操作。DAC8574支持多通道同步更新，单个I2C总线上最多64个通道支持16个DAC8574设备。使用多个DAC8574时，可以在同一总线上使用单通道DAC8571s来获得奇数通道计数，或者如果某些通道只需要12位分辨率，则可以使用四通道DAC7574s。
数据或掉电可以串行地加载到每个信道的临时寄存器中，并且一次广播操作可用于同时更新所有设备的所有信道，同时与先前存储的数据或断电情况相同。另一个对系统启动或关闭有用的功能是用一个广播命令向所有频道广播相同的数据（或断电条件）。
所有多通道系统更新都在最低有效字节后的确认信号的下降沿执行。
64通道操作需要6位地址解码。4位地址解码用于支持同一总线上的16个DAC8574设备，2位地址解码用于从DAC8574的四个通道中选择一个。从16个DAC8574设备中选择一个的4位地址解码如下：为了节省I2C地址空间，2位（A0和A1）用于I2C地址解码，另外两个位（A2和A3）用于本地地址解码。在同一I2C总线上最多可以连接4个使用相同I2C地址的DAC8574设备。这四个具有相同I2C地址的设备可以使用A2和A3引脚进行本地解码。如果多个设备使用相同的I2C地址，则多个设备同时确认。然而，为了使一个特定的设备响应命令，控制字C7和C6的前两位的状态必须与A3和A2管脚的状态相匹配。每个I2C地址有四个设备和四个不同的I2C地址可在同一总线上启用16个设备。
四个地址引脚应在通电时设置，地址位必须设置为与特定设备的地址引脚相匹配。要解码多达16个DAC8574设备，A3、A2、A1、A0地址引脚和C7、C6、A1、A0地址位的逻辑状态应如表9所示进行设置。
一旦选择了DAC8574设备，信道选择比特C2和C1可以选择特定信道。总体而言，I2C地址位A1、A0、控制位C7、C6、C2和C1构成了从64种可能性中选择一个信道所需的6位地址。
I2C寻址和扩展寻址都支持广播操作。广播地址（10010000）使所有的DAC8574设备都能监听，而不管A0和A1管脚的状态如何。另外，广播命令（C5=C4=1）使所有设备都能监听，而不管A2和A3引脚的状态如何。同一个广播命令（C5=C4=1）也选择给定设备的所有频道，而不管频道选择位的状态如何。因此，同时更新多达64个信道的全局广播消息使用10010000作为I2C地址，并且在控制字中有（C5＝C4＝1）。
布局
一个精密的模拟元件需要仔细的布局，足够的旁路，以及干净、调节良好的电源。
应用于VDD的电源应具有良好的调节性和低噪声。开关电源和dc/dc变换器的输出电压经常出现高频故障或尖峰。此外，数字元件可以在其内部逻辑开关状态下产生类似的高频尖峰。这种模拟量输出和噪声之间可以很容易地通过DAC和模拟电源之间的连接来耦合输出。
与GND连接一样，VDD应连接到与数字逻辑连接分离的正电源平面或迹线，直到它们在电源接入点连接。此外，强烈建议将1μF至10μF电容器与0.1μF旁路电容器并联。在某些情况下，可能需要额外的旁路，例如100μF的电解电容器，甚至是由电感器和电容器组成的Pi滤波器，其设计基本上是对–5V电源进行低通滤波，消除高频噪声。
机械数据
注：A、所有线性尺寸单位均为毫米。
B、 本图纸如有更改，恕不另行通知。
C、 主体尺寸不包括不超过0.15的模具飞边或突出物。
D、 属于JEDEC MO-153。
