AD5664点击型号即可查看芯片规格书
512点击型号即可查看芯片规格书
特征
低功耗，四纳米数模转换器；AD5664:16位；AD5624:12位；相对精度：最大±12 LSB；设计保证单调性；10导MSOP和3 mm×3 mm LFCSP-WD；2.7 V至5.5 V电源；开机复位为零；每通道断电；串行接口，最高50 MHz。
应用
过程控制；数据采集系统；便携式电池供电仪器；数字增益和偏移调整；可编程电压电流源；可编程衰减器。
一般说明
AD5624/AD5664是nanoDAC家族的系列，是低功耗、四位、12位和16位缓冲电压输出DAC，可从单个2.7 V到5.5 V电源工作，通过设计保证单调。
AD5624/AD5664需要外部参考电压来设置DAC的输出范围。该部分包括一个上电复位电路，确保DAC输出功率高达0v，并保持在那里，直到有效的写入发生。这些部件包含一个掉电功能，在5V时将设备的电流消耗降低到480Na，并在掉电模式下提供软件可选择的输出负载。
这些部件在正常运行时的低功耗使它们非常适合便携式电池驱动设备。在5v时功耗为2.25mw，在断电模式下，功耗降至2.4μW。
AD5624/AD5664片上精密输出放大器允许实现轨对轨输出摆幅。
AD5624/AD5664使用多功能3线串行接口，可在高达50 MHz的时钟频率下工作，并与标准SPI、QSPI、MICROWIRE和DSP接口标准兼容。
产品亮点
1、相对精度：最大±12 LSBs。
2、提供10引线MSOP和10引线，3 mm×3 mm，LFCSP U WD。
3、低功率，通常在3V时消耗1.32mW，5V时为2.25兆瓦。
4、最大沉降时间为4.5μs（AD5624）和7μs（AD5664）。
术语
相对精度或积分非线性（INL）对于DAC，相对精度或积分非线性是在LSBs中通过DAC传递函数的端点的直线测量最大偏差。
微分非线性（DNL）
差分非线性是任意两个相邻码的测量变化和理想1lsb变化之间的差值。指定的微分非线性±1 LSB最大值保证了单调性。设计上保证了该DAC的单调性。
零刻度误差
零标度误差是将零代码（0x0000）加载到DAC寄存器时输出误差的测量。理想情况下，输出应为0 V。由于DAC的输出不能低于0 V，因此在AD5624/AD5664中零代码错误始终为正。这是由于DAC和输出放大器中的偏移误差的组合造成的。零码错误以毫伏表示。
满标度误差
满标度误差是将满标度代码（0xFFFF）加载到DAC寄存器时输出误差的测量。理想情况下，输出应为V-1 LSB。满标度误差用FSR的%表示。
增益误差
这是对DAC量程误差的测量。它是DAC传输特性的斜率与理想值的偏差，表示为FSR的百分比。
零码误差漂移
这是一种测量零码误差随温度变化的方法。以μV/℃表示。
增益温度系数
这是一种测量增益误差随温度变化的方法。以百万分之一FSR/℃表示。
偏移误差
偏移误差是测量传递函数线性区域中以mV表示的V（实际）和V（理想）之间的差。在AD5624/AD5664上测量偏移误差，并在DAC寄存器中加载代码512。它可以是消极的，也可以是积极的。
直流电源抑制比（PSRR）
这表示DAC的输出如何受到电源电压变化的影响。PSRR是DAC满标度输出的V变化与V变化的比率。单位为分贝。V保持在2V，V变化±10%。
输出电压稳定时间
这是DAC的输出在1/4到3/4满标度输入变化下稳定到指定水平所需的时间，从SCLK的24下降沿测量。
数模故障脉冲
数模故障脉冲是当DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲。它通常被指定为nV-s中的故障区域，当数字输入码在主进位转换（0x7FFF到0x8000）处被1lsb改变时测量。
数字馈通
数字馈通是对从DAC的数字输入注入DAC的模拟输出的脉冲的测量，但在DAC输出未更新时测量。它是在nV-s中指定的，并通过数据总线上的满标度代码更改进行测量，即从0到1，反之亦然。
总谐波失真（THD）
这是理想正弦波和使用DAC的衰减正弦波之间的区别。正弦波用作DAC的参考，THD是DAC输出谐波的测量。单位为分贝。
噪声谱密度
这是对内部产生的随机噪声的测量。随机噪声的特征是频谱密度（nV/√Hz）。它是通过将DAC加载到中刻度并在输出端测量噪声来测量的。测量单位为nV/√Hz。
直流串扰
直流串扰是一个DAC的输出电平随另一个DAC的输出的变化而发生的直流变化。它是通过一个DAC（或软电源关闭和通电）的满标度输出变化来测量的，同时监视另一个保持在中标度的DAC。用μV表示。
由负载电流变化引起的直流串扰是一种测量一个DAC上负载电流的变化对另一个保持在中刻度的DAC的影响的方法。以μV/mA表示。
数字串扰
这是响应于另一个DAC的输入寄存器中的满标度代码更改（所有0到所有1，反之亦然）而在中标度传输到一个DAC的输出的故障脉冲。它在独立模式下测量，并以nV-s表示。
模拟串扰
这是由于另一个DAC的输出改变而转移到一个DAC的输出的故障脉冲。它是通过加载一个输入寄存器进行全范围的代码更改（从0到1，反之亦然）来测量的。然后执行一个软件LDAC并监视其数字代码没有改变的DAC的输出。故障区域用nV-s表示。
DAC到DAC串扰
这是由于另一个DAC的数字代码改变和随后的模拟输出改变而转移到一个DAC的输出的故障脉冲。它是通过使用命令write-to和update来加载攻击通道，同时监视位于中刻度的受攻击通道的输出来进行全面的代码更改（从0到1，反之亦然）。故障能量用nV-s表示。
倍增带宽
DAC内的放大器具有有限的带宽。倍增带宽就是一个衡量标准。输出中会出现参考上的正弦波（将满标度代码加载到DAC）。倍频带宽是其输出振幅降到低于输入3db。
操作理论
D/A段
AD5624/AD5664数模转换器采用CMOS工艺制作。该结构由一个字符串DAC和一个输出缓冲放大器组成。图29显示了DAC架构的框图。
由于DAC的输入编码是直接二进制的，所以理想的输出电压由：
其中：D是加载到DAC寄存器：AD5624的0到4095（12位）。AD5664的0到65535（16位）。N是DAC分辨率。
电阻串
电阻串如图30所示。它只是一个电阻串，每个电阻值都是R。加载到DAC寄存器的代码决定了串上哪个节点的电压被抽头进入输出放大器。通过关闭一个开关将串连接到放大器来切断电压。因为它是一串电阻，所以保证单调性。
输出放大器
输出缓冲放大器可在其输出端产生轨对轨电压，输出范围为0v～V，可驱动2kΩ的负载，并与1000pf并联至GND。输出放大器的源和汇能力如图17所示。回转率为1.8v/μs，全程沉降时间为7μs。
串行接口
AD5624/AD5664具有3线串行接口（同步，SCLK和DIN）与SPI、QSPI和MICROWIRE接口标准以及大多数DSP。
写入序列开始时将同步线调低。来自数据线的数据被记录到SCLK下降沿上的24位移位寄存器中。串行时钟频率可高达50MHz，使AD5624/AD5664与高速DSP兼容。在24下降时钟边缘上，最后一个数据位被计时并执行编程功能，即，DAC寄存器内容的改变和/或模式的改变操作。在这个阶段，同步线可以保持在低位或高位。在这两种情况下，必须在下一个写入序列之前将其调高至少15 ns，以便同步的下降沿可以启动下一个写入序列。由于同步缓冲区在V=2.0V时比在V=0.8V时吸收更多电流，因此在写序列之间应低怠速同步，以实现更低的功率操作。但是，必须在下一个写入序列之前再次将其调高。
输入移位寄存器
输入移位寄存器是24位宽的，前两位是无关紧要的位。接下来的三位是命令位，C2到C0（见表7），接着是3位DAC地址，A2到A0（见表8），然后是16位和12位数据字。数据字由16位、12位输入码组成，后跟0或4位，分别与AD5664和AD5624无关（见图31和图32）。这些数据位被传送到SCLK 24下降沿上的DAC寄存器。
同步中断
在正常的写入序列中，同步线至少保持低位SCLK的24个下降沿，DAC在24个下降沿上更新。但是，如果同步在24下降沿之前被调高，那么这将作为写入序列的中断。输入移位寄存器被重置，写入序列被视为无效。DAC寄存器内容的更新和操作模式的改变都不会发生（见图33）。
上电复位
AD5624/AD5664系列包含一个通电复位电路，在通电期间控制输出电压。AD5624/AD5664 DAC输出高达0V的电源，并且在对DAC进行有效的写入序列之前，输出保持不变。这在应用程序中非常有用，因为在DAC通电过程中，了解其输出的状态非常重要。
软件重置
AD5624/AD5664包含软件重置功能。命令110为软件复位功能保留（见表7）。软件复位命令包含两种复位模式，可通过在控制寄存器中设置位DB0进行软件编程。表9显示了位的状态如何对应于设备的软件复位操作模式。
断电模式
AD5624/AD5664包含四种独立的操作模式。命令100是为断电功能保留的（见表7）。通过在控制寄存器中设置两位（DB5和DB4），这些模式是软件可编程的。表10显示了位的状态如何对应于设备的操作模式。通过将相应的四位（DB3、DB2、DB1和DB0）设置为1，可以将所有DAC（DAC D到DAC A）关闭到所选模式。通过执行相同的命令100，通过将位DB5和位DB4设置为正常操作模式来启动DACs的任何组合。要选择要通电的DAC通道组合，请将相应的四位（DB3、DB2、DB1和DB0）设置为1。掉电/上电操作期间输入移位寄存器的内容见表11。
当两个位都设置为0时，部件正常工作，5 V时其正常功耗为450μA。但是，对于三种断电模式，5 V时电源电流降至480 nA（3 V时为200 nA）。不仅电源电流下降，而且输出级也从放大器的输出内部切换到已知值的电阻网络。这允许在部件处于断电模式时知道部件的输出阻抗。输出可以通过1kΩ或100kΩ电阻内部连接到GND，也可以左开路（三态）（见图34）。
当电源关闭模式被激活时，偏置发生器、输出放大器、电阻串和其他相关的线性电路被关闭。但是，在断电时，DAC寄存器的内容不受影响。退出电源的时间通常为4μs，V＝5 V，V＝3 V（见图21）。
LDAC功能
AD5624/AD5664 DAC具有双缓冲接口，由两组寄存器组成：输入寄存器和DAC寄存器。输入寄存器直接连接到输入移位寄存器，数字代码在完成有效的写入序列时传输到相关的输入寄存器。DAC寄存器包含电阻串使用的数字代码。
如果用户需要同时更新所有DAC输出，则双缓冲接口非常有用。用户可以分别写入三个输入寄存器，然后写入其余的输入寄存器并更新所有的DAC寄存器，同时更新输出。命令010是为此软件LDAC保留的。
对DAC寄存器的访问由LDAC功能控制。LDAC寄存器包含每个DAC通道的两种操作模式。通过设置4位LDAC寄存器（DB3、DB2、DB1和DB0）的位来选择DAC通道。命令110保留用于设置LDAC寄存器。当LDAC位寄存器设置为低时，相应的DAC寄存器被锁存，并且输入寄存器可以在不影响DAC寄存器的内容的情况下改变状态。然而，当LDAC比特寄存器设置为高时，DAC寄存器变为透明，并且输入寄存器的内容在24 SCLK脉冲的下降沿上传输给它们。这相当于第为所选DAC通道（即同步更新模式）永久低绑定的LDAC硬件管脚。LDAC寄存器工作模式见表12。在LDAC寄存器设置命令期间，输入移位寄存器的内容见表13。
这种灵活性在用户希望同时更新选择信道的同时，同时信道的其余部分同步更新的应用中是有用的。
微处理器接口
AD5624/AD5664至黑色fin®ADSP-BF53x接口
图35显示了AD5624/AD5664和Blackfin ADSP-BF53x微处理器之间的串行接口。ADSP-BF53x处理器系列包含两个用于串行和多处理器通信的双通道同步串行端口SPORT1和SPORT0。使用SPORT0连接到AD5624/AD5664，接口设置如下。DTOPRI驱动AD5624/AD5664的DIN管脚，TSCLK0驱动零件的SCLK。同步是由TFS0驱动的。
AD5624/AD5664至68HC11/68L11接口
图36显示了AD5624/AD5664和68HC11/68L11微控制器之间的串行接口。68HC11/68L11的SCK驱动AD5624/AD5664的SCLK，而MOSI输出驱动DAC的串行数据线。
同步信号来自端口线（PC7）。此接口正确操作的设置条件如下。68HC11/68L11的CPOL位配置为0，CPHA位配置为1。当数据传输到DAC时，同步线处于低位（PC7）。当68HC11/68L11如上所述配置时，出现在MOSI输出上的数据在SCK的下降沿上是有效的。68HC11/68L11的串行数据以10位字节传输，在传输周期中仅出现8个下降的时钟边缘。首先传输数据MSB。要将数据加载到AD5624/AD5664，在传输前8位之后，PC7保持低位，并对DAC执行第二个串行写入操作；在此过程结束时，PC7取高位。
AD5624/AD5664至80C51/80L51接口
图37显示了AD5624/AD5664和80C51/80L51微控制器之间的串行接口。接口的设置如下。80C51/80L51的TxD驱动AD5624/AD5664的SCLK，而RxD驱动AD5624/AD5664的串行数据线部分。同步信号来自端口上的位可编程管脚。在这种情况下，使用端口线P3.3。当数据传输到AD5624/AD5664时，P3.3取低。80C51/80L51仅以10位字节发送数据；因此在发送周期中仅出现8个下降的时钟边缘。为了将数据加载到DAC，P3.3在前8位被发送后保持低电平，并且启动第二个写入周期来发送数据的第二字节。P3.3在本循环完成后升高。80C51/80L51以首先具有LSB的格式输出串行数据。AD5624/AD5664必须先接收带有MSB的数据。80C51/80L51传输例程应考虑到这一点。
AD5624/AD5664到微线接口
图38显示了AD5624/AD5664与任何微线兼容设备之间的接口。串行数据在串行时钟的下降沿移出，并在SK的上升沿上进入AD5624/AD5664。
应用
为AD5624/AD5664选择参考
为了实现AD5624/AD5664的最佳性能，应考虑选择一个精确的电压基准。AD5624/AD5664只有一个参考输入V。参考输入上的电压用于向DAC提供正输入。因此，引用中的任何错误都会反映在DAC中。
在为高精度应用选择电压基准时，误差源有初始精度、ppm漂移、长期漂移和输出电压噪声。DAC输出电压的初始精度会导致DAC的满标度误差。为了尽量减少这些误差，首选具有高初始精度的基准。选择具有输出微调调整的参考（如ADR423）允许系统设计师通过将参考电压设置为标称电压以外的电压来微调系统错误。微调调整也可在温度下用于微调任何误差。
长期漂移是测量参考漂移随时间变化的程度。具有严格的长期漂移规范的参考可以确保整个解决方案在其整个生命周期内保持相对稳定。
基准输出电压的温度系数影响INL、DNL和TUE。应选择具有严格温度系数规范的基准，以降低环境条件下DAC输出电压的温度依赖性。
在噪声预算相对较低的高精度应用中，需要考虑参考输出电压噪声。选择一个输出噪声电压尽可能低的参考电压对于系统噪声分辨率的要求非常重要。ADR425等精密电压基准在0.1Hz至10Hz范围内产生低输出噪声。表14显示了用作AD5624/AD5664电源的推荐精度参考的示例。
使用参考作为电源
AD5624/AD5664
由于AD5624/AD5664所需的电源电流极低，另一种选择是使用电压基准向部件提供所需的电压（见图39）。如果电源噪声很大，或者系统电源电压不是5V或3V，例如15V，则这一点尤其有用。电压基准输出AD5624/AD5664的稳定电源电压（有关合适的参考，请参阅表14）。如果使用低压差REF195，它必须向AD5624/AD5664提供450μA的电流，而DAC的输出没有负载。当DAC输出被加载时，REF195也需要向负载提供电流。所需的总电流（DAC输出上有5 kΩ负载）为：
REF195的负载调节通常为2ppm/mA，这导致从其引出的1.45ma电流的误差为2.9ppm（14.5μV）。这对应于0.191 LSB错误。
使用AD5624/AD5664的双极操作
AD5624/AD5664设计用于单电源操作，但也可以使用图40中的电路实现双极输出范围。该电路的输出电压范围为±5 V。使用AD820或OP295作为输出放大器，可以实现放大器输出时的轨对轨操作。
任何输入代码的输出电压可以计算如下：
其中D表示十进制的输入代码（0到65536）。VDD=5V，R1=R2=10KΩ时，
这是一个±5 V的输出电压范围，0x0000对应于-5 V输出，0xFFFF对应于+5 V输出。
使用带有电隔离接口的AD5624/AD5664
在工业环境中的过程控制应用中，通常需要使用电隔离接口来保护和隔离控制电路，使其免受DAC工作区域可能出现的任何危险共模电压的影响。等耦器提供超过3千伏的隔离。AD5624/AD5664使用3线串行逻辑接口，因此ADuM130x 3通道数字隔离器提供所需的隔离（见图41）。该部分的电源也需要隔离，这是通过使用变压器来完成的。在变压器的DAC侧，5 V稳压器提供AD5624/AD5664所需的5 V电源。
电源旁路及接地
当准确度在电路中很重要时，仔细考虑电路板上的电源和接地回路布局是有帮助的。包含AD5624/AD5664的印刷电路板应具有单独的模拟和数字部分，每个部分都有自己的电路板区域。如果AD5624/AD5664位于其他设备需要AGND到DGND连接的系统中，则应仅在一个点进行连接。该接地点应尽可能靠近AD5624/AD5664。
应使用10μF和0.1μF电容器绕过AD5624/AD5664的电源。电容器应尽可能靠近设备，理想情况下0.1μF电容器正对着设备。10μF电容器为钽珠型。重要的是，0.1μF电容器必须具有低有效串联电阻（ESR）和有效串联电感（ESI），例如，普通陶瓷电容器。该0.1μF电容器为内部逻辑开关产生的瞬态电流引起的高频提供了低阻抗接地路径。
电源线本身应具有尽可能大的轨迹，以提供低阻抗路径并减少对电源线的故障影响。时钟和其他快速开关数字信号应通过数字接地与电路板的其他部分屏蔽。尽可能避免数字和模拟信号交叉。当轨迹在板的相对侧交叉时，确保它们彼此成直角运行，以减少通过板的馈通效应。最佳的电路板布局技术是微带技术，其中电路板的组件侧仅用于接地平面，而信号迹线放置在焊料侧。然而，这并不总是可能与2层板。
外形尺寸
