525点击型号即可查看芯片规格书
GS4911B点击型号即可查看芯片规格书
V_Offset（1Ch）-参考VSYNC信号和输出之间的差异V同步和/或V空白行，控制范围为0到+1帧。全部基于线路的定时输出信号将被编程的垂直偏移延迟在这个登记册里。时钟相位偏移寄存器（1Dh）的编码方案如表3-1所示。编程的偏移量将在正方向。请注意，步长将取决于输出视频时钟的频率。注：如果VID_STD[5:0]=63且参考格式已更改，则必须注意确保为新输出正确编程了时钟相位偏移寄存器应用引用之前的格式。
在HL偏移寄存器（1BH）中编程的值不能超过最大值。输出视频标准每行的时钟周期数。同样，这个值在VX偏移寄存器（1CH）中编程不能超过最大数目输出标准的每帧行数。水平和垂直偏移都将在积极的方向。负偏移（前进）是通过编程一个值来实现的在适当的寄存器中，等于最大允许偏移减去期望值。前进。
笔记：
1.该装置将所有输出定时信号相对于输入延迟2 PCLKsHSYNC参考。即使H_偏移寄存器不是已编程。用户可以通过减去2个PCLK周期来补偿此延迟在将值加载到主机接口之前从所需的水平偏移量开始。
2.对于基于同步和消隐的输入引用，设备将推进所有基于线路的输出定时信号，相对于除VID_STD[5:0]=4、6和8外的所有输出标准。即使在V_偏移寄存器未编程。用户可以对此进行补偿在将该值加载到登记册。
3.将“f/1.001”高清输出标准锁定到525线SD输入参考时标准，反之亦然，设备将延迟所有基于线路的输出定时信号通过相对于输入VSync参考的ΔVSync线。即使在V_偏移寄存器未编程。用户可以补偿此延迟在加载前从所需的垂直偏移量中减去ΔVSync线值到寄存器中。ΔVSync的值由以下公式给出：HSYNC_IN_Period=H参考脉冲的周期ΔVSYNC_HSYNC=施加V的前缘之间的时差和H参考脉冲H Sync_OUT_Period=生成的H Sync输出的周期见图3-1。H_Feedback_Divide表示将时钟频率输出到H参考脉冲的频率。
4.对于基于同步的输入引用，设备将推进所有基于行的输出如果在H_偏移寄存器中编程的值大于1行的定时信号超过20。用户可以通过在所需的将该值加载到寄存器之前的垂直偏移量。此外，内部当H_Offset=20，尽管设备将保持genlocked。用户可以选择屏蔽这些锁定信号，以便设备继续报告在这种情况下。
5.对于基于消隐的输入引用，设备将推进所有基于行的输出如果在H_偏移寄存器中编程的值大于1行的定时信号从H Sync开始到结束的输出视频时钟周期数活动视频（从Hsync_到EAV）+20。Hsync_to_EAV的值报告于寄存器51h，并根据所选的输出视频进行改变。用户可以通过在前面的所需垂直偏移上添加一条线来补偿此提前量将此值加载到寄存器中。另外，内部的Vúu锁和Fúu锁当H_偏移时，寄存器16h的位3和4中报告的信号将是低的=仅限于Hsync_to_EAV+20，但设备将保持genlock。用户可以选择屏蔽这些锁定信号，以便设备继续报告在这种情况下。
6.如注释1-5所述发生的偏移彼此独立，并且必须这样解释。
3.2.1.2冻结模式
当设备处于Genlock模式并且删除了输入引用时GS4911B/GS4910B将进入冻结模式。设备在损耗和第47页第3.5.3节描述了输入参考信号的重新采集。在冻结模式下，输出时钟和定时信号的频率将保持不变在+/-2ppm内。假设环路带宽为10Hz。而且，如果27MHz参考晶体在冻结模式下移动，输出时钟的频率定时信号也会改变。
3.2.2自由运行模式
当GENLOCK pin设置为高时，GS4911B/GS4910B将进入自由运行模式在应用层。在此模式下，所有频率的出现都基于外部27MHz参考输入。因此，输出时钟的频率和定时信号将具有与晶体参考相同的精度。如果在自由运行模式下运行，使用更精确的晶体（例如10ppm）可确保产生准确的时钟和定时信号。注意：在自由运行模式下，GS4911B的音频时钟将保持为视频时钟。
图3-2总结了每种操作模式下输出精度的差异。假设晶体参考值为+/-100ppm，在自由运行模式下输出时钟和定时信号将与晶体一样精确。在Genlock模式下无论晶体精度如何，频率都将与输入基准一样精确。在冻结模式下，输出时钟和定时信号的频率将保持不变在+/-2ppm内。
3.3输出定时格式选择
设备通电时（如第111页第3.14节所述），应用层应立即设置外部VID_STD[5:0]和ASR_SEL[2:0]管脚。视频标准[5:0]管脚用于选择预先编程的输出视频格式，或指示自定义定时参数将在主机接口中编程。ASR_SEL[2:0]引脚是仅在GS4911B上提供，用于选择基本音频频率或者关闭音频时钟生成。用户可通过VID_STD[5:0]管脚选择的输出定时格式列于第20页第1.4节。第63页第3.7.2节表3-7列出了音频采样率可通过ASR_SEL[2:0]引脚获得。如果用户在通电时设置VID_STD[5:0]=1-51，设备将首先检查根洛克大头针。如果GENLOCK设置为低，并且有效引用已应用于输入时，设备将输出选定的视频标准，同时尝试genlock。但是，如果没有应用参考信号并且GENLOCK=LOW，则初始时钟和定时输出可由芯片的内部默认设置确定。如果GENLOCK设置为高，设备将立即进入自由运行模式，并将正确输出选定的视频标准。如果用户在通电时设置VID_STD[5:0]=62，则设备将配置为生成自定义输出定时信号。初始输出定时信号将等于芯片的内部默认定时，直到用户程序注册主机的4Eh到55h接口（见第74页第3.10节）。此外，输出视频时钟将在自由运行Genlock冻结74.25兆赫-2ppm无输入XTAL为27MHz±100ppm-100百万分之一+100百万分之一
笔记：
1.t表示晶体的温度变化
2.图表不按比例缩放。
GS4911B/GS4910B HD/SD/图形时钟和计时发电机带发电机锁数据表36655-2009年6月5日第43页共119页频率由芯片的内部默认设置决定，直到用户修改它通过寄存器20h至23h（见第72页第3.9.1节）。如果用户在通电时设置VID_STD[5:0]=63，则设备将等待一个有效的引用已被应用，此时它将输出与输入reference，如果Genlock=LOW，则进入Genlock模式。在自由运行或Genlock模式下运行时，GS4911B/GS4910B将连续运行监视VID_STD[5:0]和ASR_SEL[2:0]管脚的设置。如果用户希望改变输出时钟和定时信号的格式，这些引脚可以是可随时重新配置，但建议在改变输出视频标准
3.4输入参考信号
HSYNC、VSYNC、FSYNC和10FID参考信号应用于GS4911B/GS4910B通过指定的输入引脚。要在Genlock模式下运行，输入的参考信号必须有效且符合符合公认的视频或图形标准（见第45页第3.5节）。或者，如果VID_STD[5:0]=62，应用于HSYNC输入的信号必须稳定，并且小于2.4ms的周期。在自由运行模式下，不需要输入引用。第3.4.1节描述了HSYNC、VSYNC和FSYNC输入定时。这个10第44页第3.4.2节讨论了FID输入信号。3.4.1 HSYNC、VSYNC和FSYNC视频格式的计时HSYNC、VSYNC和FSYNC输入参考信号可以具有模拟定时，例如根据Gennum的GS4981/82同步分离器（图3-3），或者可能有数字定时，例如来自Gennum的GS1559/60A/61反序列化程序（图3-4）。第页第1.4节20列出了GS4911B/GS4910B。如果输入参考格式不包含F sync信号，则FSYNC pin应为保持低调。
图形格式的计时GS4911B/GS4910B预先编程，以识别16种不同的正时显示给输入参考端号的图形格式。这些图形格式是如第20页第1.4节所述。支持的图形标准都是渐进式的，不使用FSYNC信号。因此，FSYNC应该被应用层保持在低位。VESA格式支持的频率公差为0.5%。VSYNC转换通常与HSYNC的前沿同步。持续时间每种格式的信号极性见表1-2。注意：用户必须确保VID_STD[5:0]=47和49–54保持低位活动。3.4.2 10氢火焰离子化检测器10FID输入是一个复位引脚，可用于复位10FID输出的分压器信号。在GS4911B中，10FID输入引脚还将重置AFS输出的分配器信号。可以使用主机的音频控制寄存器修改此默认设置接口（见第79页第3.12.3节）。GS4911B将音频时钟的相位重置为H同步的前沿10FID输入高的每个输出帧的第1行输出。这使得当通过主机生成自定义信号时，用户重置分配器的相位接口（见第65页第3.7.2.1节）。如果输入参考格式不包括10字段ID信号，则外部10FID输入引脚应保持在低位。10FID输入信号的定时如图3-5所示。
3.4.3极性自动识别
以适应采用H和V同步信号极性的任何标准指示显示器的格式，GS4911B/GS4910B将识别H和V同步极性和自动同步到前缘。HSYNC和VSYNC信号的极性在视频状态寄存器。此外，该寄存器的位2报告检测到模拟或数字输入定时。详细登记见第79页第3.12.3节描述。
3.5参考格式检测器
参考格式检测器检查输入的有效性并分析输入的格式参考信号。它被设计用来精确区分59.94和60Hz帧速率。
3.5.1水平和垂直定时特性测量
当参考信号施加到指定的输入引脚时，GS4911B/GS4910B将分析信号并在主机的寄存器0Ah到0Eh中报告以下内容接口：H输入基准前沿之间的27MHz时钟脉冲数信号（H_周期寄存器）16个水平周期中27MHz时钟脉冲的数量（H_16_周期寄存器）V输入基准前沿之间的H参考脉冲数信号（V_线寄存器）两个垂直周期内H参考脉冲的数量（V_2_线寄存器）一个F周期内H参考脉冲的数量（F_线寄存器）这些参数可以通过主机接口读取，并由设备用于确定参考信号有效性
3.5.2输入参考有效性
在设备尝试在Genlock模式下运行之前，应用于HSYNC和VSYNC必须有效，并且必须符合36个可识别视频之一第20页第1.4节所述的标准或16个公认的图形标准。或者，如果VID_STD[5:0]=62，设备可以手动编程为genlock引用既不有效也不被认可（见第75页第3.10.1节）。为了使输入参考信号被认为是有效的，HSYNC的周期性必须是在9us到70us之间，VSYNC的周期必须在8ms到50ms之间。FSYNC信号对有效性不是必需的。输出视频标准VID_STD[5:0]=62，一旦输入参考信号为被认为是有效的。如果输入信号有效，则设备将比较输入的定时参数表1-2中列出的36个视频和16个图形标准的参考信号，并确定输入引用是否是公认的标准之一。如果是的话格式的VID_STD[5:0]值写入地址处的输入标准寄存器主机接口的0Fh。如果输入信号无效，或者参考格式为无法识别，00h已在此寄存器中编程。一旦参考信号有效并被设备识别，VSYNC和FSYNC将不再被监视。这些引脚上的信号丢失不会影响装置。如果VID_STD[5:0]未设置为62且REF_LOST pin为高，或者如果输入信号为有效，但无法识别为36种视频或16种图形格式之一的GENLOCK pin不应设置为低。如果VID_STD[5:0]=62，则REF_LOST输出将反映稳定信号的存在在HSYNC输入引脚上的周期小于2.4ms。这允许用户编程仅锁定到单个输入引用的设备REF_LOST output pin也可以通过Genlock_状态寄存器的位0读取（参见第79页第3.12.3节）。
3.5.2.1标准选择不明确
有一些标准具有相同的H、V和F定时参数，例如GS4911B/GS4910B的参考格式检测器无法区分它们。表3-2将具有共享H、V和F周期的标准分组。使用Amb_Std_Sel在主机接口地址10h注册，用户可选择标准用一组特定的测量值来识别。例如，拥有1716个时钟每行27MHz，每帧525行，识别为4fsc 525，程序Amb_Std_Sel[10:0]=xxx10xxx，其中“X”表示“不在乎”。
