AD5627R点击型号即可查看芯片规格书
512点击型号即可查看芯片规格书
特征
低功耗、最小管脚兼容、双纳米DAC；AD5627R/AD5647R/AD5667R；12-/14-/16位片上1.25 V/2.5 V，5 ppm/℃基准；AD5627/AD5667；12-/16位；仅外部参考；3 mm x 3 mm LFCSP和10导MSOP；2.7 V至5.5 V电源；设计保证单调性；通电复位至每通道零刻度断电；硬件LDAC和CLR功能；I2C兼容串行接口支持标准（100 kHz）、快速（400 kHz）和高速（3.4 MHz）模式。
应用
过程控制；数据采集系统；便携式电池供电仪器；数字增益和偏移调整；可编程电压电流源；可编程衰减器。
一般说明
nanoDAC系列的AD5627R/AD5647R/AD5667R、AD5627/AD5667是低功耗、双位、12位、14位和16位缓冲电压输出数模转换器（DAC），具有/不具有片上参考。所有设备从单一的2.7V到5.5V电源运行，通过设计保证单调，并具有与IC兼容的串行接口。
AD5627R/AD5647R/AD5667R具有片上参考。
AD5627RBCPZ、AD5647RBCPZ和AD5667RBCPZ具有1.25 V，5 ppm/℃基准，给出2.5 V的满标度输出范围；AD5627RBRMZ和AD5667RBRMZ有2.5 V，5 ppm/℃基准，给出5 V的满标度输出范围。芯片基准在通电时关闭，允许使用外部基准。通过软件写入启用内部引用。AD5667和AD5627需要外部参考电压来设置DAC的输出范围。
AD5627R/AD5647R/AD5667R、AD5627/AD5667包括一个上电复位电路，确保DAC输出功率高达0v，并保持在那里，直到有效的写入发生。
该设备包含每通道断电功能，在5V时将设备的电流消耗降低到480Na，并在断电模式下提供软件可选择的输出负载。该装置在正常运行时功耗低，非常适合于便携式电池操作设备。片上精密输出放大器实现了轨对轨输出摆幅。
AD5627R/AD5647R/AD5667R、AD5627/AD5667使用2线集成电路兼容串行接口，在标准（100千赫）、快速（400千赫）和高速（3.4兆赫）模式下工作。
术语
相对精度或积分非线性对于DAC，相对精度或积分非线性是在LSBs中通过DAC传递函数的端点的直线测量最大偏差。
微分非线性（DNL）
差分非线性是任意两个相邻码的测量变化和理想1lsb变化之间的差值。指定的微分非线性±1 LSB最大值保证了单调性。设计上保证了该DAC的单调性。
零码错误
零代码错误是在将零刻度（0x0000）加载到DAC寄存器时对输出错误的测量。理想情况下，输出应为0V。由于DAC和输出放大器中的偏移误差的组合，DAC的输出不能低于0V，因此在AD5667R中零码误差始终为正。零码错误以毫伏表示。
满标度误差
满标度误差是将满标度代码（0xFFFF）加载到DAC寄存器时输出误差的测量。理想情况下，输出应为V-1 LSB。满标度误差以满标度范围（FSR）的百分比表示。
增益误差
增益误差是DAC跨距误差的一种度量。它是DAC传输特性的斜率与理想值的偏差，用FSR%表示。
零码误差漂移
零码误差漂移是测量零码误差随温度的变化以微伏/摄氏度表示。
增益温度系数
增益温度系数是测量增益误差随温度变化的一种方法。以百万分之一FSR/℃表示。
偏移误差
偏移误差是在传递函数的线性区域中用mV表示的V（实际）和VOUT（理想）之间的差的度量。在AD5667R上测量偏移误差，并在DAC寄存器中加载代码512。它可以是消极的，也可以是积极的。
直流电源抑制比（PSRR）DC-PSRR指示DAC的输出如何受电源电压变化的影响。PSRR是DAC满标度输出的VOUT变化与VDD变化的比率。单位为分贝。VREF保持在2v，VDD变化±10%。
输出电压稳定时间
输出电压稳定时间是指DAC输出稳定到规定水平并进行1/4至3/4满标度输入变化所需的时间，从停止条件的上升沿开始测量。
数模故障脉冲
数模故障脉冲是当DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲。它通常被指定为nV-s中的故障区域，当数字输入码在主进位转换（0x7FFF到0x8000）处被1lsb改变时测量。
数字馈通
数字馈通是对从DAC的数字输入注入DAC的模拟输出的脉冲的测量，但在DAC输出未更新时测量。它是在nV-s中指定的，并通过数据总线上的满标度代码更改进行测量，即从0到1，反之亦然。
参考馈通
基准馈通是指当DAC输出未被更新时，DAC输出处的信号振幅与基准输入的比值。用分贝表示。
输出噪声谱密度
输出噪声谱密度是测量内部产生的随机噪声。随机噪声的特征是谱密度。它是通过将DAC加载到中刻度并在输出端测量噪声来测量的。测量单位为nV/√Hz。
直流串扰
直流串扰是一个DAC的输出电平随另一个DAC的输出的变化而发生的直流变化。它是通过一个DAC（或软电源关闭和通电）的满标度输出变化来测量的，同时监视另一个保持在中标度的DAC。用μV表示。
由负载电流变化引起的直流串扰是一种测量一个DAC上负载电流的变化对另一个保持在中刻度的DAC的影响的方法。以微伏/毫安表示。
数字串扰
数字串扰是一个DAC的输出在中刻度处传输的故障脉冲，以响应另一个DAC的输入寄存器中的满刻度代码变化（全0到全1，反之亦然）数模转换器。它在独立模式下测量，并以nV-s表示。
模拟串扰
模拟串扰是由于另一个DAC的输出改变而转移到一个DAC的输出的故障脉冲。它的测量方法是加载一个输入寄存器并进行全范围的代码更改（从0到1，反之亦然），然后执行软件LDAC并监视其数字代码未更改的DAC的输出。故障区域用nV-s表示。
DAC到DAC串扰
DAC-to-DAC串扰是由于另一DAC的数字代码改变和随后的模拟输出改变而转移到一DAC的输出的故障脉冲。它是通过在LDAC低的情况下加载攻击通道并进行全范围的代码更改（从0到1，反之亦然）来测量的，同时监视处于中尺度的受攻击通道的输出。故障能量用nV-s表示。
倍增带宽
乘法带宽是DAC内放大器有限带宽的度量。输出中会出现参考上的正弦波（将满标度代码加载到DAC）。倍频带宽是输出振幅降到低于输入3db的频率。
总谐波失真（THD）
THD是理想正弦波和使用DAC的衰减正弦波之间的差别。正弦波用作DAC的参考，THD是DAC输出谐波的测量。单位为分贝。
操作理论
D/A段
AD5627R/AD5647R/AD5667R、AD5627/AD5667 DAC采用CMOS工艺制作。该结构由一个字符串DAC和一个输出缓冲放大器组成。图52显示了DAC架构的框图。
因为DAC的输入编码是直接二进制的，所以使用外部参考时的理想输出电压由:
使用内部基准时的理想输出电压由:
其中：D是加载到DAC寄存器：AD5627R/AD5627的0到4095（12位）。AD5647R为0到16383（14位）。AD5667R/AD5667的0到65535（16位）。N是DAC分辨率。
电阻串
电阻串如图53所示。它只是一个电阻串，每个电阻值都是R。加载到DAC寄存器的代码决定了串上哪个节点的电压被抽头进入输出放大器。通过关闭一个开关将串连接到放大器来切断电压。因为它是一串电阻，所以保证单调性。
输出放大器
输出缓冲放大器可以在输出端产生轨对轨电压，使输出范围为0v到VDD。它可以驱动2 kΩ的负载与1000 pF并联至GND。输出放大器的源和汇能力如图33和图34所示。回转率为1.8 V/微秒，全程沉降时间为7微秒。
内部参考
AD5627R/AD5647R/AD5667R具有片上参考。没有R后缀的版本需要外部引用。片上参考在通电时关闭，并通过写入控制寄存器启用。有关详细信息，请参阅内部参考设置部分。封装在10引线LFCSP封装中的版本具有1.25 V参考电压，提供2.5 V的满标度输出。这些设备可以在2.7 V至5.5 V的V电源下运行。封装在10引线MSOP封装中的版本具有2.5 V参考电压，提供5 V的满标度输出。这些设备可在4.5 V至5.5 V的VDD电源下运行，但具有VDD电源电压小于5V时，输出被固定在VDD上。有关型号的完整列表，请参阅订购指南。与每个设备相关联的内部参考在VREFOUT引脚上可用。
如果引用输出驱动外部负载，则需要缓冲区。当使用内部基准时，建议在基准输出和GND之间放置一个100 nF的电容器，以保持基准稳定性。
外部参照
AD5627/AD5667需要外部参考，该参考应用于VREFIN引脚。AD5627R/AD5647R/AD5667R上的VREFIN引脚允许在应用程序需要时使用外部引用。片上参考的默认条件是通电时关闭。所有设备都可以从一个2.7伏到5.5伏的电源进行操作。
串行接口
AD5627R/AD5647R/AD5667R、AD5627/AD5667具有2线IC兼容串行接口（参见22C-总线规范，2.1版，2000年1月，飞利浦提供半导体）。在主设备的控制下，AD5627R/AD5647R/AD5667R、AD5627/AD5667可以作为从设备连接到IC总线。典型写入序列的时序图见图3。
AD5627R/AD5647R/AD5667R、AD5627/AD5667支持标准（100 kHz）、快速（400 kHz）和高速（3.4 MHz）数据传输模式。高速操作仅适用于部分型号。有关型号的完整列表，请参阅订购指南。不支持10位寻址和一般呼叫寻址。
AD5627R/AD5647R/AD5667R、AD5627/AD5667各有一个7位从机地址。五个msb是00011，两个lsb（A1，A0）由ADDR地址pin的状态设置。如表7所示，对ADDR进行硬接线更改的功能允许用户在一条总线上合并至多三个这样的设备。
2线串行总线协议操作如下：
1、当SCL高时，SDA线路上发生从高到低的转换时，主机通过建立启动条件来启动数据传输。以下字节是地址字节，由7位从地址组成。与发送地址相对应的从机地址通过在9时钟脉冲期间拉低SDA来响应（这称为确认位）。在此阶段，总线上的所有其他设备保持空闲，而所选设备等待数据写入或读取移位寄存器。第
2、数据以9个时钟脉冲（8个数据位后跟一个确认位）的顺序通过串行总线传输。SDA线的跃迁必须发生在SCL的低期，并在SCL的高期保持稳定。
3、当所有数据位都已被读取或写入时，将建立停止条件。在写入模式下，主机在10时钟脉冲期间将SDA线拉高，以建立停止条件。在读取模式下，主机对9时钟脉冲（即，SDA线路保持高电平）发出不确认。然后，主机在10时钟脉冲之前将SDA线调低，然后在10时钟脉冲期间调高，以建立停止条件。第第第第
写操作
当写入AD5627R/AD5647R/AD5667R、AD5627/AD5667时，用户必须以start命令开头后跟一个地址字节（R/W=0），在此之后，DAC确认它准备通过拉低SDA来接收数据。AD5627R/AD5647R/AD5667R、AD5627/AD5667需要DAC的两个字节的数据和控制各种DAC功能的命令字节。因此，必须将三个字节的数据写入DAC，命令字节后跟最高有效数据字节和最低有效数据字节，如图54所示。所有这些数据字节都由AD5627R/AD5647R/AD5667R、AD5627/AD5667确认。随后出现停止条件。
读取操作
当从AD5627R/AD5647R/AD5667R、AD5627/AD5667读取数据时，用户从一个start命令开始，后跟一个地址字节（R/W=1），此后，DAC确认它准备通过拉低SDA来传输数据。然后从DAC读取三个字节的数据，由主设备确认，如图55所示。随后出现停止条件。
高速模式
AD5627RBRMZ和AD5667RBRMZ提供3.4MHz时钟频率的高速串行通信。有关详细信息，请参阅订购指南。
高速模式通信在主设备用主代码00001XXX对连接到总线的所有设备寻址后开始，以指示高速模式传输即将开始（见图56）。不允许连接到总线的设备确认高速主代码。因此，代码后面是一个不承认。然后，主机必须发出一个重复的开始，后跟设备地址。然后，所选设备确认地址。
所有设备继续以高速模式运行，直到主机发出停止条件。当发出停止条件时，设备返回标准/快速模式。当设备处于高速模式时，当CLR被激活时，设备也返回到标准/快速模式。
输入移位寄存器
输入移位寄存器为24位宽。在串行时钟输入SCL的控制下，数据作为24位字加载到设备中。此操作的时序图如图3所示。8个msb构成命令字节。DB23是保留的，在写入设备时应始终设置为0。DB22（S）选择多字节操作接下来的三位是控制设备操作模式的命令位（C2、C1、C0）。详见表8。第一个字节的最后3位是地址位（A2、A1、A0）。详见表9。其余的位是16、14、12位数据字。数据字由16位、14位、12位输入码组成，后面分别跟着2位或4位不关心AD5647R和AD5627R/AD5627（见图59至图61）。
多字节操作
AD5627R/AD5647R/AD5667R、AD5627/AD5667支持多字节操作。对于需要快速DAC更新且不需要更改命令字节的应用程序，2字节操作非常有用。对于2字节操作模式，命令寄存器中的S位（DB22）可以设置为1（见图57）。对于标准的3字节和4字节操作，命令字节中的S位（DB22）应设置为0（见图58）。
广播模式
AD5627R/AD5647R/AD5667R、AD5627/AD5667支持广播寻址。广播寻址可以同步更新或关闭多个AD5627R/AD5647R/AD5667R、AD5627/AD5667设备。使用广播地址，无论地址管脚的状态如何，AD5627R/AD5647R/AD5667R、AD5627/AD5667都会响应。只有在写入模式下才支持广播。AD5627R/AD5647R/AD5667R，AD5627/AD5667广播地址为00010000。
LDAC功能
AD5627R/AD5647R/AD5667R、AD5627/AD5667的DAC具有双缓冲接口，由两组寄存器、输入寄存器和DAC寄存器组成。输入寄存器直接连接到输入移位寄存器，数字代码在完成有效的写入序列时传输到相关的输入寄存器。DAC寄存器包含电阻串使用的数字代码。
对DAC寄存器的访问由LDAC引脚控制。
当LDAC引脚高时，DAC寄存器被锁定，并且输入寄存器可以在不影响DAC寄存器内容的情况下改变状态。然而，当LDAC降低时，DAC寄存器变得透明，输入寄存器的内容被传送给它们。如果用户需要同时更新所有DAC输出，则双缓冲接口非常有用。用户可以单独写入其中一个输入寄存器，然后，当写入另一个DAC输入寄存器时，通过降低LDAC，所有输出同时更新。这些设备都包含一个额外的特性，即除非输入寄存器自上次LDAC降低以来已被更新，否则DAC寄存器不会被更新。通常，当LDAC降低时，DAC寄存器被输入寄存器的内容填满。在AD5627R/AD5647R/AD5667R、AD5627/AD5667的情况下，仅当自上次更新DAC寄存器以来输入寄存器已改变时，DAC寄存器才更新，从而消除不必要的数字串扰。
所有dac的输出可以同时更新，使用硬件LDAC引脚。
同步LDAC
DAC寄存器在新数据读入后更新。LDAC可以是永久性的低或脉冲。
异步LDAC
输出不会在输入的同时更新寄存器被写入。当LDAC变低时，DAC寄存器将用输入寄存器的内容进行更新。
LDAC寄存器为用户提供了完全的灵活性和对硬件LDAC引脚的控制。此寄存器允许用户选择在执行硬件LDAC引脚。将DAC通道的LDAC位寄存器设置为0意味着通道由LDAC引脚控制。如果该位设置为1，则该通道将同步更新，也就是说，无论LDAC引脚。它有效地将LDAC引脚拉低。LDAC寄存器工作模式见表10。这种灵活性在用户想要同时更新选择信道而其他信道同步更新的应用中是有用的。
使用命令110写入DAC加载2位LDAC寄存器[DB1:DB0]。每个通道的默认值为0，即，LDAC引脚工作正常。将位设置为1表示无论LDAC管脚的状态如何，DAC寄存器都会更新。关于LDAC寄存器设置命令期间输入移位寄存器的内容，请参见图63。
断电模式
命令100是为上/下电功能保留的。上/下电模式通过设置位DB5进行编程和位DB4。这定义了DAC放大器的输出状态，如表11所示。位db1和位DB0决定向哪个DAC或DAC应用上/下电命令将这些位中的一个设置为1，将DB5和DB4定义的上/下电状态应用于相应的DAC。如果位为0，则DAC的状态不变。图65显示了上/下电命令的输入移位寄存器的内容。
当位DB5和位DB4设置为0时，设备在5V时正常工作，正常功耗为400μA。但是，对于三种断电模式，5V时电源电流下降到480Na。不仅电源电流下降，但输出级也在内部从放大器的输出切换到已知值的电阻网络。这允许在设备处于断电模式时知道设备的输出阻抗。输出可以通过1kΩ或100kΩ电阻内部连接到GND，或者如图62所示的左开路（三态）。
当电源关闭模式被激活时，偏置发生器、输出放大器、电阻串和其他相关的线性电路被关闭。但是，在断电时，DAC寄存器的内容不受影响。出口功率下降的时间通常为4μs，V＝5 V。
上电复位和软件复位
AD5627R/AD5647R/AD5667R、AD5627/AD5667包含一个通电复位电路，该电路在通电期间控制输出电压。设备通电至0 V，输出保持在此级别通电，直到对DAC进行有效的写入序列。这在应用程序中非常有用，因为在DAC通电过程中，了解其输出的状态非常重要。在上电重置期间，将忽略LDAC或CLR上的任何事件。
还有一个软件重置功能。命令101是软件复位命令。软件复位命令包含两种复位模式，可通过在输入移位寄存器中设置位DB0进行软件编程。
表12显示了位的状态如何对应于设备的软件复位操作模式。图64显示了软件重置操作模式期间输入移位寄存器的内容。
在完全软件重置（Db0＝1）之后，必须有一个短时间延迟，大约5秒，以完成重置。在复位过程中，可以在CLR线上观察到低脉冲。如果下一个IC事务在CLR行返回high之前开始，则忽略该IC事务。
清除引脚（CLR）
AD5627R/AD5647R/AD5667R、AD5627/AD5667具有异步清除输入。CLR输入对下降沿敏感。
当CLR较低时，所有的LDAC脉冲都被忽略。当CLR被激活时，零刻度被加载到所有输入和DAC寄存器。这将输出清除到0 V。该设备在有效写入的最后一个字节的第九个时钟脉冲的下降沿上退出清除代码模式。如果在写入序列期间激活了CLR，写入被中止。如果CLR在高速模式下被激活，则该设备退出高速模式到标准/快速模式。
内部参考设置（R版本）
默认情况下，片上参考在通电时关闭。它可以通过发送参考设置命令（111）并在输入移位寄存器中设置DB0来打开。表13显示了位的状态如何对应于操作模式。内部参考设置命令期间，输入移位寄存器的内容如图66所示。
应用程序信息
使用参考作为AD5627R/AD5647R/AD5667R、AD5627/AD5667由于AD5627R/AD5647R/AD5667R、AD5627/AD5667所需的电源电流极低，另一种选择是使用电压基准向设备提供所需的电压（见图67）。如果电源噪声很大，或者系统电源电压不是5V或3V，例如15V，则这一点特别有用。电压基准输出AD5627R/AD5647R/AD5667R、AD5627/AD5667的稳定电源电压。如果使用低压差REF195，它必须向AD5627R/AD5647R/AD5667R、AD5627/AD5667提供450微安的电流，而DAC的输出没有负载。当DAC输出被加载时，REF195还必须向负载提供电流。所需的总电流（DAC输出上有5 kΩ负载）为：450 μA + (5 V/5 kΩ) = 1.45 mA；REF195的负载调节通常为2ppm/mA，由此产生1.45ma电流的2.9ppm（14.5μV）误差。这对应于0.191 LSB错误。
使用AD5627R/AD5647R/AD5667R、AD5627/AD5667的双极操作
AD5627R/AD5647R/AD5667R、AD5627/AD5667已经设计用于单电源操作，但也可以使用图68中的电路实现双极输出范围。该电路的输出电压范围为±5v。在放大器输出端，采用AD820或OP295作为输出放大器实现轨对轨操作。
任何输入代码的输出电压可以计算如下：
其中D表示十进制的输入代码（0到65535）。VDD=5伏，R1=R2=10 kΩ，
这是一个±5 V的输出电压范围，0x0000对应于-5 V输出，0xFFFF对应于+5 V输出。
电源旁路及接地
当准确度在电路中很重要时，仔细考虑电路板上的电源和接地回路布局是有帮助的。包含AD5627R/AD5647R/AD5667R、AD5627/AD5667的印刷电路板应具有单独的模拟和数字部分，每个部分都有自己的电路板区域。如果AD5627R/AD5647R/AD5667R、AD5627/AD5667处于其他设备需要AGND到DGND连接的系统中，应仅在一个点进行连接。该接地点应尽可能靠近AD5627R/AD5647R/AD5667R、AD5627/AD5667。
AD5627R/AD5647R/AD5667R、AD5627/AD5667的电源应使用10μF和0.1μF电容器旁路。电容器应尽可能靠近设备，理想情况下，0.1μF电容器应紧靠设备。10μF电容器应为钽珠型。重要的是，0.1μF电容器必须具有低有效串联电阻（ESR）和有效串联电感（ESI），例如，普通陶瓷类型的电容器。该0.1μF电容器为内部逻辑开关产生的瞬态电流引起的高频提供低阻抗接地路径。电源线本身应具有尽可能大的轨迹，以提供低阻抗路径并减少对电源线的故障影响。时钟和其他快速开关数字信号应通过数字接地与电路板的其他设备屏蔽。尽可能避免数字和模拟信号交叉。当轨迹在板的相对侧交叉时，确保它们彼此成直角运行，以减少通过板的馈通效应。最佳的电路板布局技术是微带技术，其中电路板的组件侧仅用于接地平面，而信号迹线放置在焊料侧。然而，这并不总是可能与两层板。
外形尺寸
