128点击型号即可查看芯片规格书
350点击型号即可查看芯片规格书
226点击型号即可查看芯片规格书
特征
电荷平衡ADC；24位无缺码；0.0015%非线性；五通道可编程增益前端；收益1至128；可配置为三个全差分；输入或五个伪差分输入；三线串行接口；SPI8482;、QSPI™、MICROWIRE™和DSP兼容；3V（AD7714-3）或5 V（AD7714-5）操作；低噪声（<150 nV rms）；低电流（3509251;mA型）断电（5 mA型）AD7714Y等级：；+2.7 V至3.3 V或+4.75 V至+5.25 V操作；0.0010%线性误差；–40个8C至+1058C温度范围；SCLK和DIN上的施密特触发器；低电流（226␣断电时（4毫安）；功耗低于标准AD7714；提供24铅TSSOP包装；带可编程滤波器截止的低通滤波器；读取/写入校准系数的能力。
应用
便携式工业仪表；便携式秤；回路供电系统压力传感器。
一般说明
AD7714是一个完整的模拟前端，用于低频测量应用。该装置直接从传感器接收低电平信号并输出串行数字字。它采用sigma-delta转换技术实现高达24位的无漏码性能该输入信号应用于基于模拟调制器的专有可编程增益前端。调制器输出由一个onchip数字滤波器处理。该数字滤波器的第一个陷波可以通过片上控制寄存器进行编程，允许调整滤波器的截止和设置时间。
该部分具有三个差分模拟输入（也可以配置为五个伪差分模拟输入）和一个差分参考输入。它由一个电源（+3␣V）工作或+5␣V）。因此，AD7714对由多达五个信道组成的系统执行所有信号调节和转换。
AD7714非常适合用于基于微控制器或DSPBA的智能系统。它具有一个可以配置的串行接口*受美国专利号5134401保护。
三线制操作。增益设置、信号极性和通道选择可以在使用串行端口的软件中进行配置。AD7714提供自校准、系统校准和后台校准选项，还允许用户读写片上校准寄存器。
CMOS结构确保了非常低的功耗，而掉电模式将待机功耗降低到15␣uW typ。该部件有24针、0.3英寸宽的塑料双列直插式封装（DIP）；24引线小外形（SOIC）封装、28引线收缩小外形封装（SSOP）和24引线薄收缩小外形封装（TSSOP）。
产品亮点
1、除了标准AD7714外，AD7714Y还具有以下特点：更宽的温度范围、SCLK和DIN上的施密特触发器、2.7V以下的工作电压、更低的功耗、更好的线性度以及24引线TSSOP封装的可用性。
2、AD7714的总供电电流消耗小于500微安（fCLK-IN=1␣MHz）或1毫安（fCLK-IN=2.5␣MHz），因此非常适合在环路供电系统中使用。
3、可编程增益通道允许AD7714直接接受来自应变计或传感器的输入信号，从而消除大量的信号调节。
4、AD7714是微控制器或DSP处理器应用的理想选择，具有三线串行接口，可减少互连线的数量，并减少隔离系统中所需的光耦合器的数量。该部分包含芯片寄存器，允许控制滤波器切断、输入增益、通道选择、信号极性和校准模式。
5、该部件具有优良的静态性能规范，24位无漏码，精度为±0.0015%，低均方根噪声（140 nV）。通过片上自校准消除了端点误差和温度漂移的影响，消除了零点和满标度误差。
术语*
积分非线性
这是任何代码从传递函数端点的直线上的最大偏差。传递函数的端点是零标度（不要与双极零点混淆），比第一个代码转换（000）低0.5lsb。. . 000到000。. . 001）和满标度，最后一个代码转换（111）上方0.5 LSB点。. . 110至111号。. . 111页）。误差以满量程的百分比表示。
正满标度误差
正满标度误差是最后一个代码转换（111）的偏差。. . 110到111。. . 111）从理想的AIN（+）电压（AIN（–）+VREF/增益–3/2 LSB）。它适用于单极和双极模拟输入范围。
单极偏移误差
单极偏移误差是在单极模式下工作时，第一个代码转换与理想AIN+电压（AIN（–）+0.5 LSB）的偏差。
双极零点误差
这是中尺度转换（0111）的偏差。. . 111到1000。. . 000）在双极模式下工作时，从理想的AIN+电压（AIN（–）–0.5 LSB）。
增益误差
这是对ADC量程误差的测量。它包括满标度误差，但不包括零标度误差。对于单极输入范围，定义为（满标度误差-单极偏移误差），而对于双极输入范围，定义为（满标度误差-双极零点误差）。
*AIN（–）指差分输入对的负输入，或指伪差分输入配置时的AIN6。
双极性负满标度误差
这是在双极模式下工作时，第一个代码转换与理想AIN+电压（AIN（–）–VREF/增益+0.5␣LSB）的偏差。
正满标度超量程
正满标度超量程是指在不引入由于模拟调制器过载或数字滤波器溢出引起的误差的情况下，可用于处理大于AIN（–）+VREF/增益的AIN（+）输入上的输入电压的开销量（例如，由于系统校准例程中的系统增益误差而产生的噪声峰值或过电压）。
负满标度超量程
这是在不使模拟调制器过载或数字滤波器溢出的情况下，处理低于AIN（–）–VREF/增益的AIN（+）上的电压的可用开销量。注意，即使在单极模式下，模拟输入也会接受负电压峰值，前提是AIN+大于AIN（–）且大于AGND–30␣mV。
偏移校准范围
在系统校准模式下，AD7714校准其相对于模拟输入的偏移量。偏移校准范围规范定义了AD7714可以接受并仍然精确校准偏移的电压范围。
满标度校准范围
这是AD7714在系统校准模式下可以接受的电压范围，并且仍然可以正确校准满标度。
输入范围
在系统校准方案中，按顺序施加到AD7714模拟输入的两个电压定义了模拟输入范围。输入跨度规范定义了从最小到最大的输入电压，从零到满刻度，AD77可以接受并且仍然精确地校准增益。
AD7714-5输出噪声
表Ia显示了AD7714-5的一些典型陷波和-3␣dB频率的输出均方根噪声和有效分辨率，其中fCLK␣IN=2.4576␣MHz，而表Ib给出了fCLK IN=1␣MHz的信息。给出的数字用于VREF为+2.5␣V且缓冲器为0的双极输入范围。这些数字是典型的，在0␣V的模拟输入电压下生成。每个表中括号内的数字用于零件的有效分辨率（四舍五入到最接近的0.5␣LSB）。器件的有效分辨率定义为输出均方根噪声与输入满标度（即2×VREF/增益）的比值。应注意的是，它不是使用峰到峰输出噪声数计算的。峰-峰噪声数可以高达rms数的6.6倍，而基于峰-峰噪声的有效分辨率数可以比表中引用的基于rms噪声的有效分辨率低2.5位。
零件的输出噪声来自两个来源。第一种是用于调制器实现的半导体器件中的电噪声（器件噪声）。其次，将模拟量输入信号转换为数字量域，加入量化噪声。设备噪声水平较低，与频率基本无关。量化噪声开始于较低的水平，但随着频率的增加而迅速上升，成为主要的噪声源。因此，较低的滤波器陷波设置（在FLCK＝2.4576兆赫以下和约40赫兹以下约100赫兹左右，对于FLCK＝1 MHz），往往是设备噪声占主导地位，而较高的陷波设置主要受量化噪声的支配。如表1所示，改变量化噪声控制区域中的滤波器陷波和截止频率比改变器件噪声控制区域中的滤波器陷波和截止频率在噪声性能方面有更大的改善。此外，量化噪声被添加到PGA之后，因此，对于较高的滤波器陷波频率，有效分辨率在很大程度上与增益无关。同时，器件噪声被加入到PGA中，因此，对于较低的陷波频率，有效分辨率在高增益时降低。另外，在器件噪声控制区域中，输出噪声（单位为μV）在很大程度上与参考电压无关，而在量化噪声控制区域中，噪声与参考值成比例。可以对设备进行后滤波，以提高给定-3␣dB频率的输出数据速率，并进一步降低输出噪声。
在较低的滤波器陷波设置下（对于fCLK IN=2.4576␣MHz，低于60␣Hz；对于fCLK IN=1␣MHz，低于25␣Hz），设备的无漏码性能处于24位级别。在较高的设置下，将丢失更多的代码，直到fCLK␣IN=2.4576␣MHz（fCLK IN=1␣MHz时为400␣Hz）的1␣kHz陷波设置时，仅保证12位级别的无丢失代码性能。
AD7714-3输出噪声
表IIa显示了一些典型陷波和AD7714-3的-3␣dB频率的输出均方根噪声和有效分辨率，其中fCLK␣IN=2.4576␣MHz，而表IIb给出了fCLK IN=1␣MHz的信息。给出的数字用于VREF为+1.25␣V且缓冲器为0的双极输入范围。这些数字是典型的，在0␣V的模拟输入电压下生成。每个表中括号内的数字用于零件的有效分辨率（四舍五入到最接近的0.5␣LSB）。器件的有效分辨率定义为输出均方根噪声与输入满标度（即2×VREF/增益）的比值。应注意的是，它不是使用峰到峰输出噪声数计算的。峰-峰噪声数可以高达rms数的6.6倍，而基于峰-峰噪声的有效分辨率数可以比表中引用的基于rms噪声的有效分辨率低2.5位。
零件的输出噪声来自两个来源。第一种是用于调制器实现的半导体器件中的电噪声（器件噪声）。其次，将模拟量输入信号转换为数字量域，加入量化噪声。设备噪声水平较低，与频率基本无关。量化噪声开始于较低的水平，但随着频率的增加而迅速上升，成为主要的噪声源。因此，较低的滤波器陷波设置（在FLCK＝2.4576兆赫以下和约40赫兹以下约100赫兹左右，对于FLCK＝1 MHz），往往是设备噪声占主导地位，而较高的陷波设置主要受量化噪声的支配。如表二所示，改变量化噪声控制区域中的滤波器陷波和截止频率，比改变器件噪声控制区域中的滤波器陷波和截止频率，在噪声性能方面得到更显著的改善。此外，在PGA之后加入量化噪声，因此对于更高的滤波器陷波频率，有效分辨率在很大程度上与增益无关。同时，器件噪声被加入到PGA中，因此，对于较低的陷波频率，有效分辨率在高增益时会受到一些影响。另外，在器件噪声控制区域中，输出噪声（单位为μV）在很大程度上与参考电压无关，而在量化噪声控制区域中，噪声与参考值成比例。可以对设备进行后滤波，以提高给定-3␣dB频率的输出数据速率，并进一步降低输出噪声。
在较低的滤波器陷波设置下（对于fCLK IN=2.4576␣MHz，低于60␣Hz；对于fCLK IN=1␣MHz，低于25␣Hz），设备的无漏码性能处于24位级别。在较高的设置下，将丢失更多的代码，直到fCLK␣IN=2.4576␣MHz（fCLK IN=1␣MHz时为400␣Hz）的1␣kHz陷波设置时，仅保证12位级别的无丢失代码性能。
缓冲模式噪声
AD7714的一些典型陷波和-3␣dB频率的典型输出均方根噪声和有效分辨率-5，fCLK␣IN=2.4576␣MHz，缓冲器=+5 V。表IV再次给出了AD7714-3的信息，fCLK IN=2.4576 MHz，缓冲器=+5␣V。给出的数字是双极性输入范围的数字，并用0␣V的差分模拟输入电压生成。对于AD7714-5，VREF电压为+2.5␣V，而对于AD7714VREF电压为+1.25␣V。每个表中括号内的数字用于零件的有效分辨率（四舍五入至最接近的0.5 LSB）。有效的解决方案设备定义为输出均方根噪声与输入满标度（即2×VREF/增益）的比值。应注意的是，它不是使用峰到峰输出噪声数计算的。峰-峰噪声数可以高达rms数的6.6倍，而基于峰-峰噪声的有效分辨率数可以比表中引用的基于rms噪声的有效分辨率低2.5位。
片上寄存器
AD7714包含八个片上寄存器，可通过部件的串行端口访问。第一个是通信寄存器，它控制信道选择，决定下一个操作是读操作还是写操作，还决定下一个读操作或写操作访问哪个寄存器。与部件的所有通信必须从对通信寄存器的写入操作开始。通电或复位后，设备期望对其通信寄存器进行写操作。写入该寄存器的数据确定该部件的下一个操作是读操作还是写操作，还确定该读操作或写操作发生在哪个寄存器。因此，对部件上任何其他寄存器的写访问开始于对通信寄存器的写操作，然后是对所选寄存器的写操作从部件上的任何其他寄存器（包括输出数据寄存器）的读取操作从对通信寄存器的写入操作开始，接着从所选寄存器的读取操作开始。通信寄存器还控制信道选择，DRDY状态也可通过从通信寄存器中读取来获得。第二个寄存器是确定校准模式和增益设置的模式寄存器。第三个寄存器被标记为Filter High寄存器，这决定了字的长度，双极/单极操作，并且包含Filter selection字的高4位。第四个寄存器被标记为Filter Low寄存器，并且包含Filter选择字的较低8位。第五个寄存器是测试设备时访问的测试寄存器。第六个寄存器是访问部件输出数据的数据寄存器。最终寄存器允许访问部件的校准寄存器。零刻度校准寄存器允许访问选定输入通道的零刻度校准系数，而满刻度校准寄存器允许访问选定输入通道的满刻度校准系数。以下各节将更详细地讨论这些寄存器。
通信寄存器（RS2-RS0=0，0，0）
通信寄存器是一个8位寄存器，从中可以读取数据或写入数据。与部件的所有通信必须从对通信寄存器的写入操作开始。写入通信寄存器的数据确定下一个操作是读操作还是写操作，以及该操作发生在哪个寄存器上。一旦对所选寄存器的后续读或写操作完成，接口将返回到它期望对通信寄存器执行写操作的位置。这是接口的默认状态，通电或复位后，AD7714处于该默认状态，等待对通信寄存器的写入操作。在接口序列丢失的情况下，如果在DIN高的情况下发生足够长的持续时间（至少包含32个串行时钟周期）的写操作，AD7714将返回到该默认状态。表五概述了通信寄存器的位名称。
测试寄存器（RS2–RS0=1，0，0）
该部分包含用于测试设备的测试寄存器。建议用户不要将此寄存器中的任何位的状态从所有0的默认（通电或复位）状态更改为0，因为部件将置于其测试模式之一，并且将无法正常工作。如果该部件进入其测试模式之一，则执行重置将退出该模式的部分。另一种使部件脱离其测试模式的方案是，通过将32个连续的1写入部件，然后将所有的0写入测试寄存器，来重置接口。
数据寄存器（RS2–RS0=1，0，1）
部件上的数据寄存器是一个只读寄存器，它包含来自AD7714的最新转换结果。寄存器可编程为16位或24位宽，由模式寄存器的WL位的状态决定。如果通信寄存器数据为对该寄存器的写入操作设置了部件，则必须实际执行写入操作，以便将部件返回到它期望对通信寄存器执行写入操作的位置（接口的默认状态）。但是，写入部件的16或24位数据将被AD7714忽略。
零刻度校准寄存器（RS2–RS0=1，1，0）；通电/复位状态：1F4000␣十六进制
AD7714包含三个零刻度校准寄存器，标记为零刻度校准寄存器0至零刻度校准寄存器␣2。这三个寄存器彼此完全独立，因此在全差分模式下，每个输入通道都有一个零刻度寄存器。这些寄存器中的每一个都是一个24位读/写寄存器，当写入寄存器时，必须写入24位；否则，不会向寄存器传输任何数据。寄存器与相关的满标度校准寄存器一起使用，以形成寄存器对。这些寄存器对与输入通道对相关联。
当部件被设置为允许通过数字接口访问这些寄存器时，部件本身不再具有访问寄存器系数以正确缩放输出数据的权限。因此，在访问校准寄存器（读或写操作）之后，从部件读取的第一个输出数据可能包含不正确的数据。此外，在进行校准时，不应尝试对校准寄存器进行读或写操作。通过在校准寄存器操作之前将模式寄存器的SYNC input low或FSYNC位设为high，并在操作完成后将它们分别设为high或low，可以避免这些可能性。
满标度校准寄存器（RS2–RS0=1，1，1）；通电/复位状态：5761AB␣十六进制
AD7714包含三个满标度校准寄存器，标记为满标度校准寄存器0至满标度校准寄存器2。这三个寄存器彼此完全独立，因此在全差分模式下，每个输入通道都有一个满标度寄存器。这些寄存器中的每一个都是一个24位读/写寄存器，当写入寄存器时，必须写入24位，否则不会向寄存器传输任何数据。该寄存器与相关的零刻度校准寄存器一起使用以形成寄存器对。如表7所示，这些寄存器对与输入通道对相关联。
当部件被设置为允许通过数字接口访问这些寄存器时，部件本身不再具有访问系数以正确缩放输出数据的权限。因此，在访问校准寄存器（读或写操作）之后，从部件读取的第一个输出数据可能包含不正确的数据。此外，在进行校准时，不应尝试对校准寄存器进行读或写操作。通过在校准寄存器操作之前将模式寄存器的SYNC input low或FSYNC位设为high，并在操作完成后将它们分别设为high或low，可以避免这些可能性。
校准操作
AD7714包含许多校准选项，如前所述。表十一总结了校准类型、涉及的操作和操作持续时间。有两种确定校准结束的方法。第一个是监视DRDY在序列结束时何时返回低位。DRDY不仅指示序列何时完成，而且还指示部件的数据寄存器中有一个有效的新样本。这个有效的新样本是按照校准顺序进行正常转换的结果。确定校准何时完成的第二种方法是监视模式寄存器的MD2、MD1和MD0位。当这些位在校准命令后返回到0、0、0时，表示校准序列已完成。此方法不指示数据寄存器中是否存在有效的新结果。然而，它给出了比DRDY更早的校准完成的指示。模式位（MD2、MD1和MD0）返回到0、0、0的时间表示校准的持续时间。DRDY变低时的顺序还包括正常转换和管道延迟tP（2000×tCLK IN），以正确缩放第一次转换的结果。表中给出了两种方法的时间。
电路说明
AD7714是一个带片上数字滤波的sigma-delta a/D转换器，用于测量宽动态范围的低频信号，如称重仪、压力传感器、工业控制或过程控制应用中的信号。它包含sigma-delta（或电荷平衡）ADC、带片上静态RAM的校准微控制器、时钟振荡器、数字滤波器和双向串行通信端口。该部件仅消耗500微安的电源电流，并具有仅需10微安的待机模式，使其成为电池供电或回路供电仪器的理想选择。该部分有两种版本，AD7714-5，指定用于从标称+5␣V模拟电源（AVDD）运行，AD7714-3，指定用于从标称+3.3␣V模拟电源运行。两种版本都可以在+3.3␣V或+5␣V的数字电源（DVD）电压下操作。AD7714Y级部件的额定AVDD为3 V或5 V，并且可以在3 V或5 V的数字电源电压下操作。
该部分包含三个可编程增益全差分模拟输入通道，可重新配置为五个伪差分输入。所有通道上的增益范围为1至128，允许部件接受0 mV至+20 mV和0 V至+2.5 mV之间的单极信号。在双极模式下，部件处理±20 mV的真实双极信号，当参考输入电压等于+2.5␣V时，处理±2.5 V的准双极信号。在参考电压为+1.25␣V时在单极模式下，输入范围为0 mV至+10 mV至0 V至+1.25␣V，而在双极模式下，该部件处理±10 mV的真正双极信号和高达±1.25 V的准双极信号。
该部分采用sigma-delta转换技术，实现高达24位的无漏码性能。sigma-delta调制器将采样的输入信号转换成占空比包含数字信息的数字脉冲串。模拟输入上的可编程增益功能也包含在该sigma-delta调制器中，调制器的输入采样频率被修改以提供更高的增益。sinc3数字低通滤波器处理sigma-delta调制器的输出，并以由该滤波器的第一陷波频率确定的速率更新输出寄存器。输出数据可以从串行端口以任意速率随机或定期读取，直至输出寄存器更新速率。该数字滤波器的第一个陷波、其-3␣dB频率和其输出速率可通过滤波器高和滤波器低寄存器编程。主时钟频率为2.4576MHz时，该第一陷波频率和输出速率的可编程范围为4.8␣Hz至1.01 kHz，给出了1.26 Hz至265␣Hz的-3␣dB频率的可编程范围。
零件的基本连接图如图2所示。显示AD7714的AVDD和DVD管脚均由模拟+3␣V或+5␣V电源驱动。一些应用程序将有AVDD和DVDD驱动从不同的供应。在所示的连接图中，AD7714的模拟输入配置为三个全差分输入。该部分是为这些模拟输入上的无缓冲模式设置的。AD780精密度+2.5V参考电压为零件提供参考源。在数字方面，该部件配置为三线操作，CS与DGND相连。石英晶体或陶瓷谐振器为部件提供主时钟源。可能需要在晶体或谐振器上连接电容器，以确保其不会在其基本工作频率的泛音处振荡。电容器的值将根据制造商的规格而变化。
模拟输入
模拟输入范围
AD7714包含六个模拟输入引脚（标记为AIN1到AIN6），可以配置为三个全差分输入通道或五个伪差分输入通道。通信寄存器的位CH0、CH1和CH2配置模拟输入配置，信道选择如前表VII所述。输入对（差分或伪差分）提供可编程增益，输入通道可处理单极或双极输入信号。应注意，双极输入信号参考输入对的相应AIN（–）输入。
在无缓冲模式下，这些输入的共模范围是从AGND到AVDD，前提是模拟输入电压的绝对值介于AGND␣–␣30␣mV和AVDD+30␣mV之间。这意味着在无缓冲模式下，该部件可以处理所有增益的单极和双极输入范围。在缓冲模式下，模拟输入可以处理更大的源阻抗，但绝对输入电压范围限制在AGND␣+50␣mV到AVDD–1.5␣V之间，这也限制了共模范围。这意味着在缓冲模式下，双极输入范围的允许增益有一些限制。在设置共模电压和输入电压范围时必须小心，以免超过上述限值，否则会导致线性性能下降。
在无缓冲模式下，模拟输入直接观察7␣pF输入采样电容器CSAMP。在该无缓冲模式下的直流输入漏电流为1 nA最大值。结果，模拟输入看到一个以输入采样率切换的动态负载（见图3）。此采样率取决于主时钟频率和选定的增益。CSAMP充电至AIN+，并在每个输入采样周期放电至AIN（–）。
开关的有效导通电阻RSW通常为7␣kΩ。
CSAMP必须通过RSW和任何外部源阻抗在每个输入采样周期中充电。因此，在无缓冲模式下，源阻抗意味着CSAMP的充电时间更长，这可能会导致部分增益误差。表XII显示了无缓冲模式下允许的外部电阻/电容值，因此该部分不会引入16位电平的增益误差。表十三再次显示了无缓冲模式的允许外部电阻/电容值，这样就不会引入20位级的增益误差。
在缓冲模式下，模拟输入查看片上缓冲放大器的高阻抗输入级。CSAMP通过这个缓冲放大器充电，这样源阻抗就不会影响CSAMP的充电。该缓冲放大器的偏置泄漏电流为1␣nA。在这种缓冲模式下，较大的源阻抗会导致源阻抗产生直流偏移电压，但不会产生增益误差。
输入采样率
AD7714的调制器采样频率保持在fCLK␣IN/128（19.2␣kHz@fCLK IN=2.4576␣MHz），而不考虑所选增益。然而，增益大于1是通过每个调制器周期的多个输入样本的组合以及参考电容与输入电容之比的缩放来实现的。作为多次采样的结果，设备的输入采样率随所选增益而变化（见表XIV）。在缓冲模式下，输入在输入采样电容器之前缓冲。在无缓冲模式下，模拟输入直接观察采样电容，有效输入阻抗为1/CSAMP×fS，其中CSAMP是输入采样电容，fS是输入采样率。
烧毁电流
AD7714包含两个1μA电流，一个源电流从AVDD到AIN+，一个汇电流从AIN（–）到AGND。电流取决于模式寄存器的BO位是开还是关。这些电流可用于检查传感器在尝试对该通道进行测量之前是否烧坏或开路。如果电流接通，传感器允许流量，在模拟输入端测量输入电压，测量的电压为满标度，则表示传感器开路；如果测量的电压为零，则表示传感器短路。对于正常操作，这些烧断电流通过向BO位写入0来关闭。为了使源电流正常工作，AIN+上的外加电压不应在AVDD的500␣mV范围内。为了使接收器电流正常工作，在AIN（–）输入上施加的电压不应在AGND的500␣mV范围内。
双极/单极输入
AD7714上的模拟输入可以接受单极或双极输入电压范围。双极输入范围并不意味着部件可以处理其模拟输入上的负电压，因为模拟输入的负电压不能超过-30␣mV，以确保部件的正确操作。输入通道可以是全差分通道，也可以是伪差分通道（所有其他通道都参考了AIN6）。在这两种情况下，输入信道与AIN（+）和AIN（–）成对排列。因此，AIN+输入上单极和双极信号所参考的电压是相应AIN（–）输入上的电压。例如，如果AIN（–）为+2.5␣V，且AD7714配置为增益为2且VREF为+2.5␣V的单极操作，则AIN（–）输入上的输入电压范围为+2.5 V至+3.75␣V。如果AIN（–）为+2.5␣V且AD7714配置为增益为2且VREF为+2.5␣V的双极模式，AIN+输入上的模拟输入范围为+1.25␣V至+3.75 V（即2.5␣V±1.25␣V）。如果AIN（–）位于AGND，则该部件不能配置为双极范围超过±30␣mV。
通过编程滤波器高寄存器的B/U位来选择双极或单极选项。这将为单极或双极操作编程选定的通道。为单极或双极操作编程信道不会改变任何输入信号调节；它只是改变数据输出编码和发生校准的传输函数上的点。
参考输入
AD7714的参考输入（REF␣IN（+）和REF␣IN（–））提供差分参考输入能力。这些差分输入的共模范围是从AGND到AVDD。AD7714-3的标称参考电压VREF（REF␣IN（＋␣–REF␣IN（–））。该部分在VREF电压降至1V的情况下工作，但由于输出噪声（就LSB大小而言）将变大，因此性能降低。REF␣IN（＋）必须始终大于REF␣IN（－），AD7714才能正常工作。
两个参考输入提供一个高阻抗，动态负载类似于模拟输入在无缓冲模式。最大直流输入漏电流在温度上±1 nA，电源电阻会导致器件的增益误差。在这种情况下，采样开关电阻为5␣kΩ类型，参考电容器（CREF）随增益而变化。参考输入上的采样率为fCLK IN/64，不随增益变化。对于增益1到8，CREF为8 pF；对于增益16，CREF为5.5 pF；对于增益32，CREF为4.25 pF；对于增益64，CREF为3.625 pF；对于增益128，为3.3125 pF。
表一至表四所列的输出噪声性能适用于0 V的模拟输入，且不受参考上噪声的影响。要在整个输入范围内获得与噪声表中所示相同的噪声性能，AD7714需要一个低噪声参考源。如果感兴趣带宽中的参考噪声过大，则会降低AD7714的性能。在模拟输入上的电桥传感器的激励电压也导出部件的参考电压的应用中，由于应用是比率测量的，因此将消除激励电压中的噪声影响。AVDD=5V的AD7714-5和AD7714Y级推荐参考电压源包括AD780、REF43和REF192，而AVDD=3V的AD7714-3和AD7714Y推荐参考电压源包括AD589和AD1580。通常建议将这些参考信号的输出解耦，以进一步降低噪声水平。
数字滤波
AD7714包含一个片内低通数字滤波器，用于处理部件的sigma-delta调制器的输出。因此，该部分不仅提供了模数转换功能，还提供了一定程度的滤波。当在数字域而不是模拟域中提供滤波功能时，存在许多系统差异，用户应注意这些差异。
首先，由于数字滤波发生在A-D转换过程之后，它可以去除转换过程中注入的噪声。模拟滤波不能做到这一点。此外，数字滤波器比模拟滤波器更容易编程。根据数字滤波器的设计，这给了用户编程截止频率和输出更新率的能力。
另一方面，模拟滤波可以在模拟信号到达ADC之前去除叠加在模拟信号上的噪声。数字滤波不能做到这一点，即使信号的平均值在限制范围内，乘在接近满标度的信号上的噪声峰值也有可能使模拟调制器和数字滤波器饱和。为了缓解这一问题，AD7714具有内置于sigma-delta调制器和数字滤波器中的超量程余量，允许超出模拟输入范围5%的超量程偏移。如果噪声信号大于此值，则应考虑模拟输入滤波，或降低输入通道电压，使其满标度为模拟输入通道满标度的一半。这将提供大于100%的超量程能力，但代价是将动态范围减少1位（50%）。
此外，数字滤波器在数字滤波器采样频率的整数倍处不提供任何抑制。然而，该部分的输入采样以数字滤波器采样频率的倍数提供衰减，使得未衰减的频带实际上发生在输入采样频率fS的倍数周围（如表XIV所定义）。因此，未衰减带出现在n×fS处（其中n=1，2，3）。. .). 在这些频率下，在噪声未衰减地传递到输出的任何一侧都有±f3 dB宽的频带（f3db是数字滤波器的截止频率）。
滤波器特性
AD7714的数字滤波器是具有（sinx/x）3响应（也称为sinc3）的低通滤波器。此滤波器的传输函数在z域中由以下项描述：
在频域中：
图4显示了截止频率为2.62␣Hz的滤波器频率响应，对应于第一滤波器陷波频率10␣Hz。图中所示为直流至65␣赫兹。该响应在输入采样频率的任一侧和输入采样频率的倍数的任一侧重复。
滤波器的响应类似于平均滤波器，但具有更尖锐的衰减。数字滤波器的输出速率对应于滤波器频率响应的第一陷波的位置。因此，对于图4中输出速率为10␣Hz的图，滤波器的第一陷波在10␣Hz。该（sinx/x）3滤波器的陷波以第一陷波的倍数重复。滤波器在这些凹口处提供大于100分贝的衰减对于给定的示例，如果第一个陷波是在10␣Hz，则在50␣Hz和60␣Hz处都会有陷波（因此大于100␣dB抑制）。
数字滤波器的截止频率由加载到滤波器高和滤波器低寄存器中的位FS0到FS11的值确定。通过FS0–FS11编程不同的截止频率不会改变滤波器响应的剖面；它会改变滤波器寄存器部分中概述的凹口频率。输出更新和第一陷波对应并由以下关系确定：
输出速率=fCLK IN/（N.128)其中N是加载到滤波器寄存器的FS0到FS11位的字的十进制等效值，而-3␣dB频率由以下关系确定：–3␣dB频率=0.262×滤波器第一陷波频率
滤波器提供线性相位响应，其组延迟由以下因素决定：
组延迟=–3π，其中N是加载到滤波器寄存器的FS0到FS11位的字的十进制等效值，fMOD=fCLK IN/128（N.f/fMOD）。
由于AD7714包含这种片内低通滤波，因此与阶跃函数输入相关联的稳定时间，并且在阶跃变化之后，输出上的数据将无效，直到稳定时间过去为止。固定时间取决于为滤波器选择的输出速率。滤波器到满标度阶跃输入的稳定时间可以是输出数据周期的四倍。对于同步步进输入（使用SYNC或FSYNC函数），调整时间是输出数据周期的三倍。当改变部分通道时，从一个通道到另一个通道的变化是同步的，因此输出稳定时间也是输出数据周期的三倍。因此，在信道之间的切换中，直到滤波器的稳定时间过去，才更新输出数据寄存器。
后过滤
片上调制器以19.2␣kHz的输出速率提供样品，fCLK-IN为2.4576␣MHz。片上数字滤波器抽取这些样本，以与滤波器的编程输出速率相对应的输出速率提供数据。由于输出数据速率高于Nyquist准则，给定带宽的输出速率将满足大多数应用需求。然而，对于给定的带宽和噪声性能，可能有一些应用需要更高的数据速率。需要更高数据速率的应用程序将需要在部件的数字滤波器之后进行一些后滤波。
例如，如果所需带宽为7.86␣Hz，但所需更新率为100␣Hz，则可以从AD7714以100␣Hz的速率获取数据，从而提供26.2␣Hz的-3 dB带宽。后滤波可应用于此以将带宽和输出噪声降低到7.86␣Hz带宽级别，同时保持100␣Hz的输出速率。
后滤波还可用于降低带宽低于1.26␣Hz的设备的输出噪声。当增益为128，带宽为1.26␣Hz时，输出均方根噪声为140␣nV。这本质上是设备噪声或白噪声，由于输入被截断，噪声具有基本平坦的频率响应。通过将带宽降低到1.26␣Hz以下，可以降低所得通带中的噪声。带宽减少2倍导致输出RMS噪声减少约1.25。这种额外的过滤将导致较长的沉降时间。
模拟滤波
如前所述，数字滤波器在输入采样频率的整数倍处不提供任何抑制。然而，由于AD7714的高过采样率，这些频带只占频谱的一小部分，并且大多数宽带噪声被滤除。这意味着，与没有片上滤波的传统转换器相比，AD7714前面的模拟滤波要求大大降低。此外，由于该部件的共模抑制性能100␣dB延伸到数kHz，因此该频率范围内的共模噪声将大大降低。
然而，根据应用，可能需要在AD7714之前提供衰减，以便从数字滤波器将要通过的这些频带中消除不需要的频率。在一些应用中，可能还需要在AD7714前面提供模拟滤波，以确保感兴趣频带之外的差分噪声信号不会使模拟调制器饱和。
如果在无缓冲模式下将无源元件置于AD7714前面，则必须注意确保源阻抗足够低，以免在系统中引入增益误差。这显著地限制了在无缓冲模式下使用AD7714时可以在其前面提供的被动抗锯齿滤波的数量。然而，当部件在缓冲模式下使用时，较大的源阻抗只会导致较小的直流偏移误差（10␣kΩ源电阻将导致小于10␣μV的偏移误差）。因此，如果系统需要任何显著的源阻抗来在AD7714前面提供无源模拟滤波，建议在缓冲模式下操作该部件。
校准
AD7714提供了许多校准选项，可通过模式寄存器的MD2、MD1和MD0位进行编程。模式寄存器和校准序列部分概述了不同的校准选项。校准周期可以随时通过写入模式寄存器的这些位来启动。AD7714上的校准消除了设备的偏移和增益误差。当环境工作温度或电源电压发生变化时，应在设备上启动校准程序。如果所选增益、滤波器陷波或双极/单极输入范围发生变化，也应启动。
AD7714允许用户访问片上校准寄存器，允许微处理器读取设备的校准系数，也可以将自己的校准系数从E2PROM中的预存储值写入部件。这使微处理器对AD7714的校准过程有了更大的控制。这也意味着用户可以通过将校准后的系数与E2PROM中的预存储值进行比较来验证设备是否正确执行了校准。这些校准寄存器中的值是24位宽。此外，用户还可以调整零件的跨度和偏移量。
在不同的输出更新率、增益和单极/双极操作中，这些系数的值存在显著的变化。在AD7714内部，这些系数在用于缩放从数字滤波器输出的字之前被归一化。偏移校准寄存器包含一个值，该值在标准化时从所有转换结果中减去。满标度校准寄存器包含一个值，当标准化时，该值乘以所有转换结果。在乘以满标度系数之前，从结果中减去偏移校准系数。这意味着满标度系数实际上是跨度或增益系数。
AD7714提供自校准、系统校准和背景校准设备。为了在选定的通道上进行完全校准，片上微控制器必须记录两种不同输入条件下的调制器输出。这些是“零刻度”和“满刻度”点。这些点是通过在校准期间对提供给调制器输入的不同输入电压进行转换而得到的。因此，校准的精度只能与零件在正常模式下提供的噪声水平相同。“零刻度”校准转换的结果存储在适当通道的零刻度校准寄存器中。“满标度”校准转换的结果存储在相应通道的满标度校准寄存器中。利用这些读数，微控制器可以计算转换器的输入输出传输函数的偏移量和增益斜率。在内部，该部分使用33位分辨率来确定其16位或24位的转换结果。
自校准
通过将适当的值（0、0、1）写入模式寄存器的MD2、MD1和MD0位，在AD7714上启动自校准。在具有单极输入范围的自校准模式中，用于确定校准系数的零点与部件上的差分对的输入内部短路（即，AIN+=AIN（–）=内部偏置电压）。为该零刻度校准转换的所选增益（根据模式寄存器中的G2、G1、G0位）设置PGA。满标度校准转换在所选增益上对内部产生的电压VREF/所选增益执行。
标定持续时间为6×1/输出速率。这由3×1/输出速率（用于零刻度校准）和3×1/输出速率（用于满刻度校准）组成。此时模式寄存器中的MD2、MD1和MD0位返回到0、0、0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。从发出校准命令到DRDY变低的持续时间为9×1/输出速率。这由3×1/输出速率（用于零刻度校准）、3×1/输出速率（用于满刻度校准）和3×1/输出速率（用于模拟输入转换）组成。如果在向模式寄存器写入校准命令之前（或期间）DRDY低，则在DRDY高之前可能需要一个调制器周期（MCLK␣IN/128）来指示正在进行校准。因此，在校准命令的最后一位写入模式寄存器后，应忽略DRDY最多一个调制器周期。
对于自校准模式下的双极输入范围，该序列与刚刚概述的序列非常相似。在这种情况下，这两点与上述完全相同，但由于该部件配置为双极操作，因此在24位模式下，零差分输入的输出代码为800000 Hex。
该部分还提供了ZS自校准和FS自校准选项。在这些情况下，零件仅分别执行零刻度或满刻度校准，而不是零件的完全校准。除非零件包含有效的零标度系数，否则不应进行全标度校准。这些校准是在AD7714上通过将适当的值（1，1，0表示ZS自校准，1，1表示FS自校准）写入模式寄存器的MD2，MD1和MD0位来启动的。零标度或满标度校准与完全自校准所述完全相同。在这些情况下，校准持续时间为3×1/输出速率。此时模式寄存器中的MD2、MD1和MD0位返回到0、0、0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。从发出校准命令到DRDY变低的时间是6×1/输出速率。这由3×1/输出速率（用于零刻度或满刻度校准）和3×1/输出速率（用于模拟输入转换）组成。如果在向模式寄存器写入校准命令之前（或期间）DRDY低，则在DRDY高之前可能需要一个调制器周期（MCLK␣IN/128）来指示正在进行校准。因此，在校准命令的最后一位写入模式寄存器后，应忽略DRDY最多一个调制器周期。
自校准可以作为两步校准来执行这一事实提供了另一个特性。完全自校准序列完成后，可自行进行额外的偏移或增益校准，以调整零件的零点或增益。校准其中一个参数（偏移或增益）不会影响另一个参数。
系统校准
系统校准允许AD7714补偿系统增益和偏移误差以及自身的内部误差。系统校准执行与自校准相同的斜率因子计算，但使用系统提供的电压值作为零点和满标度点的AIN输入。全系统校准需要两步过程，一步是ZS系统校准，然后是FS系统校准。
对于全系统校准，必须首先向转换器显示零点。在开始校准步骤之前，必须将其应用于转换器，并在步骤完成之前保持稳定。一旦在模拟输入端设置了系统零点刻度，则通过将适当的值（0、1、0）写入模式寄存器的MD2、MD1和MD0位来启动ZS系统校准。在选定的增益下执行零刻度系统校准。标定时间为3×1/输出速率。此时，模式寄存器中的MD2、MD1和MD0位返回到0、0、0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。
从发出校准命令到DRDY变低的时间是4×1/输出速率。这由3×1/输出速率（用于零刻度系统校准）和1/输出速率（用于模拟输入转换）组成。模拟输入上的此转换与零标度系统校准电压相同，因此，此转换产生的数据寄存器中的字应为零标度读数。如果在向模式寄存器写入校准命令之前（或期间）DRDY低，则在DRDY高之前可能需要一个调制器周期（MCLK␣IN/128）来指示正在进行校准。因此，在校准命令的最后一位写入模式寄存器后，应忽略DRDY最多一个调制器周期。
校准零点后，将满标度点应用于AIN，并通过再次将适当值（0、1、1）写入MD2、MD1和MD0来启动校准过程的第二步。再次，在开始校准之前必须设置满标度电压，并且在整个校准步骤中必须保持稳定。在选定的增益下执行满标度系统校准。标定时间为3×1/输出速率。此时，模式寄存器中的MD2、MD1和MD0位返回到0、0、0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。
从发出校准命令到DRDY变低的时间是4×1/输出速率。这是由3×1/输出速率（用于满标度系统校准）和1/输出速率（用于模拟输入转换）组成。模拟输入上的该转换与满标度系统校准电压相同，因此，该转换产生的数据寄存器中的字应为满标度读数。如果在向模式寄存器写入校准命令之前（或期间）DRDY低，则在DRDY高之前可能需要一个调制器周期（MCLK␣IN/128）来指示正在进行校准。因此，在校准命令的最后一位写入模式寄存器后，应忽略DRDY最多一个调制器周期。
在单极模式下，在传递函数的两个端点之间执行系统校准；在双极模式下，在中刻度（零差分电压）和正满刻度之间执行系统校准。
系统校准是两步校准这一事实提供了另一个特点。完整系统校准顺序完成后，可自行进行额外的偏移或增益校准，以调整系统零参考点或系统增益。校准其中一个参数（系统偏移或系统增益）不会影响另一个参数。除非零件包含有效的零标度系数，否则不应进行全标度校准。
系统校准也可用于消除在无缓冲模式下使用部件时模拟输入源阻抗的任何误差。前端一个简单的R，C抗混叠滤波器可能会在模拟输入电压上引入增益误差，但可以使用系统校准来消除该误差。
系统偏移校准
系统偏移校准是系统校准和自校准的一种变化。在这种情况下，零点的确定方法与ZS系统校准完全相同。系统零标度点显示在变频器的输入端。在开始校准步骤之前，必须将其应用于转换器，并在步骤完成之前保持稳定。一旦设置了系统零点刻度，然后通过将适当的值（1、0、0）写入模式寄存器的MD2、MD1和MD0位来启动系统偏移校准。在选定的增益下执行零刻度系统校准。
满标度校准的执行方式与FS自校准完全相同。满标度校准转换在所选增益上对内部产生的电压VREF/所选增益执行。这是一步校准程序，校准时间为6×1/输出速率。此时，模式寄存器中的MD2、MD1和MD0位返回到0、0、0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。从发出校准命令到DRDY变低的持续时间为9×1/输出速率。这是由3×1/输出速率（用于零刻度系统校准）、3×1/输出速率（用于满刻度自校准）和3×1/输出速率（用于模拟输入转换）组成。模拟输入上的此转换与零标度系统校准电压相同，因此，此转换产生的数据寄存器中的字应为零标度读数。如果在向模式寄存器写入校准命令之前（或期间）DRDY低，则在DRDY高之前可能需要一个调制器周期（MCLK␣IN/128）来指示正在进行校准。因此，在校准命令的最后一位写入模式寄存器后，应忽略DRDY最多一个调制器周期。
在单极模式下，在传递函数的两个端点之间执行系统偏移校准；在双极模式下，在中刻度和正满刻度之间执行系统偏移校准。
背景校准
AD7714还提供了一种背景校准模式，在该模式下，部件将其校准过程与正常转换序列交错。在后台校准模式下，部件提供连续的零刻度自校准；它不提供任何满刻度校准。在这种模式下，用于确定校准系数的零点与用于ZS自校准的零点完全相同。通过将1，0，1写入模式寄存器的MD2，MD1，MD0位来调用后台校准模式。调用时，后台校准模式在每次输出更新后执行零刻度自校准，这将使AD7714的输出数据速率降低6倍。其优点是该部件不断进行偏移校准，并自动更新其零标度校准系数。结果自动消除了温度漂移、电源灵敏度和时间漂移对零标度误差的影响。当背景校准模式打开时，部件将保持此模式，直到模式寄存器的位MD2、MD1和MD0改变。
由于背景校准不执行满标度校准，因此在将零件置于背景校准模式之前，应执行自校准。在这种模式下，消除偏移漂移会使增益漂移成为未从零件上消除的唯一误差源。AD7714在温度下的典型增益漂移为0.2␣ppm/℃。当部件在后面时，不应使用同步输入或FSYNC位-地面校准模式。
跨度和偏移限制
每当使用系统校准模式时，可容纳的偏移量和量程都有限制。在确定零件可容纳的偏移量和增益量时，最重要的要求是正满标度校准极限≤1.05×VREF/增益。这允许输入范围比标称范围高5%。AD7714模拟调制器的内置净空可确保部件在正满标度电压超过标称值5%时仍能正常工作。
单极和双极模式下的输入跨距范围最小值为0.8×VREF/增益，最大值为2.1×VREF/增益。然而，量程（即AD7714输入范围底部和输入范围顶部之间的差值）必须考虑到正满标度电压的限制。可容纳的偏移量取决于所使用的是单极模式还是双极模式。再一次，偏移必须考虑正满标度电压的限制。在单极模式中，处理负（相对于AIN（-））偏移有相当大的灵活性。在单极和双极模式下，零件可以处理的正偏移范围取决于选定的范围。因此，在确定系统零刻度和满刻度校准的极限时，用户必须确保偏移范围加上量程范围不超过1.05×VREF/增益。通过看几个例子可以很好地说明这一点。
如果零件在单极模式下使用，所需量程为0.8×VREF/增益，则系统校准可处理的偏移范围为-1.05×VREF/增益到+0.25×VREF/增益。如果零件在单极模式下使用，所需量程为VREF/增益，则系统校准可处理的偏移范围为-1.05×VREF/增益到+0.05×VREF/增益。同样，如果该部件在单极模式下使用，并且需要消除0.2×VREF/增益的偏移，则系统校准可处理的量程范围为0.85×VREF/增益。
如果零件在双极模式下使用，所需的量程为±0.4×VREF/增益，则系统校准可处理的偏移范围为-0.65×VREF/增益到+0.65×VREF/增益。如果该部件在双极模式下使用，所需量程为±VREF/增益，则系统校准可处理的偏移范围为-0.05×VREF/增益到+0.05×VREF/增益。同样，如果该部件在双极模式下使用，并且需要消除±0.2×VREF/增益的偏移，则系统校准可处理的量程范围为±0.85×VREF/增益。
通电和校准
通电时，AD7714执行内部复位，将内部寄存器的内容设置为已知状态。在通电或复位后，所有寄存器都会加载默认值。默认值包含校准寄存器的标称校准系数。但是，为确保设备的正确校准，应在通电后执行校准程序。
AD7714的功耗和温度漂移很低，在执行初始校准之前不需要预热时间。但是，如果使用外部参考，则在开始校准之前，该参考必须稳定。类似地，如果部件的时钟源是由穿过MCLK管脚的晶体或谐振器产生的，则振荡器电路的启动时间应在部件开始校准之前过去（见下文）。
使用AD7714
时钟和振荡器电路
AD7714需要主时钟输入，它可以是应用于MCLK␣输入引脚的外部CMOS兼容时钟信号，MCLK␣输出引脚保持未连接。或者，在这种情况下，可以在MCLK␣IN和MCLK␣OUT之间连接频率正确的晶体或陶瓷谐振器时钟电路将用作振荡器，为部件提供时钟源。输入采样频率、调制器采样频率、-3␣dB频率、输出更新率和校准时间都与主时钟频率fCLK␣IN直接相关将主时钟频率降低2倍将使上述频率和更新率减半，校准时间加倍。从DVDD电源引出的电流也与fCLK␣IN直接相关。将fCLK␣IN减小2倍将使DVDD电流减半，但不会影响AVDD电源的电流。
在MCLK输入和MCLK输出引脚之间使用带有晶体或陶瓷谐振器的部件，通常会导致从DVD中吸取的电流比从MCLK输入引脚处的驱动时钟信号对部件进行计时时的电流更多。这是因为片上振荡器电路在晶体或陶瓷谐振器的情况下是有源的。因此，AD7714上可能的最低电流是在MCLK IN pin，MCLK OUT未连接且已卸载。
振荡器获得的附加电流量取决于许多因素，首先，放置在MCLK␣输入和MCLK␣输出管脚上的电容值越大，然后AD7714上的DVDD电流消耗越大。应注意不要超过晶体和陶瓷谐振器制造商推荐的电容值，以避免消耗不必要的DVDD电流。晶体或陶瓷谐振器制造商推荐的典型值在30␣pF至50␣pF的范围内，如果MCLK输入和MCLK输出的电容值保持在该范围内，则不会导致任何过大的DVD D电流。另一个影响因素DVDD电流是出现在AD7714的MCLK输入和MCLK输出引脚之间的晶体的有效串联电阻（ESR）。一般来说，ESR值越低，振荡器电路的电流就越小。
当以2.4576␣MHz的时钟频率工作时，当以+3␣V的DVD D工作时，外部应用的时钟和晶体谐振器之间的DVD D电流没有明显的差异。当DVD D=+5␣V且fCLK in=2.4576␣MHz时，对于晶体/谐振器提供的时钟，与外部应用的时钟相比，典型的DVDD电流增加50μA。在这个频率下，晶体和谐振器的ESR值往往很低，因此不同晶体和谐振器类型之间的差别不大。
当以1␣MHz的时钟频率工作时，不同晶体类型的ESR值差别很大。结果，DVDD的电流漏在不同的晶体类型上有所不同。当使用ESR为700Ω的晶体或使用陶瓷谐振器时，DVDD=+3ΩV时，外部时钟上的典型DVDD电流增加为50Ωa，DVDD=+5ΩV时为175Ωa。当使用ESR为3ΩkΩ的晶体时，DVDD=+3␣V时，与外部应用时钟相比，典型DVDD电流的增加量再次为50␣A，而DVDD=+5␣V时，则为300␣A。
片上振荡器电路在以正确的频率和电压水平振荡之前，也有一个与其相关联的启动时间。该电路的典型启动时间为10␣ms，DVDD为+5␣V，15␣ms，DVDD为+3␣V。在3␣V电源下，根据MCLK管脚上的负载电容，可能需要在晶体或谐振器上安装1␣MΩ反馈电阻器，以便将启动时间保持在15␣ms左右。
AD7714的主时钟出现在设备的MCLK OUT引脚上。这个引脚上的最大推荐负载是一个CMOS负载。当使用晶体或陶瓷谐振器来产生AD7714的时钟时，可能需要将该时钟用作系统的时钟源。在这种情况下，建议在将MCLK OUT信号应用于电路的其余部分之前，使用CMOS缓冲器对其进行缓冲。
系统同步
同步输入（或FSYNC位）允许用户重置调制器和数字滤波器，而不影响部件上的任何设置条件。这允许用户开始从已知时间点（即同步上升沿）或当1写入FSYNC时采集模拟输入的样本。
同步输入也可用于允许其他两个功能。如果多个AD7714从一个公共主时钟操作，它们可以同步以同时更新其输出寄存器。同步输入上的下降沿（或写入模式寄存器FSYNC位的1）重置数字滤波器和模拟调制器，并将AD7714置于一致的已知状态。当同步输入低（或FSYNC高）时，AD7714将保持此状态。在同步的上升沿（或当0被写入FSYNC位时），调制器和滤波器被从这个复位状态中取出，在下一个时钟边，部件开始再次收集输入样本。在使用多个AD7714s的系统中，同步输入的公共信号将同步其操作。这通常在每个AD7714执行了自己的校准或加载了校准系数之后进行。然后将输出更新与单个AD714S的输出更新之间的最大可能差异同步为一个MCLK周期。
同步输入也可用作启动转换命令，允许以传统转换器方式操作AD7714。在此模式下，SYNC的上升沿开始转换，DRDY的下降沿指示转换何时完成。这种方案的缺点是每次更新数据寄存器时都要考虑滤波器的稳定时间。这意味着在这种模式下，数据寄存器的更新速度是原来的三倍。
由于同步输入（或FSYNC位）重置了数字滤波器，因此3×1/输出速率的完全稳定时间必须在将新字加载到部件的输出寄存器之前过去。当SYNC返回high（或FSYNC）时，如果DRDY信号是低的转到0），DRDY信号将不会被SYNC（或FSYNC）命令重置为高电平。这是因为AD7714认识到数据寄存器中有一个字尚未读取。DRDY行将一直保持低位，直到数据寄存器发生更新，此时它将在500×tCLK IN时变高，然后再次返回低位。从数据寄存器中读取会重置DRDY信号high，直到滤波器的设置时间（通过SYNC或FSYNC命令）结束，并且数据寄存器中有一个有效的新词时，DRDY信号才会返回low。如果发出SYNC（或FSYNC）命令时DRDY行为高，则DRDY行将不会返回低，直到过滤器的设置时间结束。
复位输入
AD7714上的复位输入复位所有逻辑、数字滤波器和模拟调制器，同时所有片上寄存器复位至其默认状态。DRDY驱动高，当复位输入低时，AD7714忽略与任何寄存器的所有通信。当复位输入返回高时，AD7714开始处理数据，DRDY将以3×1/输出速率返回低，指示数据寄存器中的有效新词。然而，AD7714在复位后以其默认设置条件运行，并且通常需要在复位命令后设置所有寄存器并执行校准。
AD7714的片上振荡器电路即使在复位输入低的情况下也能继续工作。主时钟信号在MCLK OUT引脚上继续可用。因此，在系统时钟由AD7714的时钟提供的应用中，AD7714在复位命令期间产生不间断的主时钟。
待机模式
AD7714上的待机输入允许用户在不需要提供转换结果时将部件置于断电模式AD7714在待机模式下保留其所有片上寄存器（包括数据寄存器）的内容。在待机模式下，数字接口复位，DRDY复位为逻辑1。在待机状态下无法从部件访问数据。当从待机模式释放时，部件开始处理数据，并且当待机输入变高时，数据寄存器中以3×1/输出速率提供一个新字。
将部件置于待机模式可将部件从外部主时钟操作时的总电流降低至5␣μA，前提是该主时钟停止。如果外部时钟继续在待机模式下运行，则待机电流增加到150␣微安（对于5伏电源而言，通常为150␣微安），对于3.3伏电源而言，则为75微安。如果使用晶体或陶瓷谐振器作为时钟源，则待机模式下的总电流为400␣μa，通常为5 V电源，90μa为3.3 V电源。这是因为片上振荡器电路在部件处于待机模式时继续运行。在系统时钟由AD7714时钟提供的应用中，这一点非常重要，以便AD7714即使在待机模式下也能产生不间断的主时钟。
精度2
像vfc和其他集成adc一样，Sigma-Delta adc不包含任何非单调性源，并且本质上不提供缺少的代码性能。AD7714通过使用高质量的片上电容器（其电容/电压系数非常低）实现出色的线性度。该装置还通过在输入级使用斩波器稳定技术来实现低输入漂移。为了确保随着时间和温度的变化具有优异的性能，AD7714采用数字校准技术，将偏移和增益误差降至最低。
漂移因素
AD7714使用斩波器稳定技术来最小化输入偏移漂移。模拟开关中的电荷注入和采样节点处的直流泄漏电流是变换器偏移电压漂移的主要来源。直流输入漏电流本质上与所选增益无关。转换器内的增益漂移主要取决于内部电容器的温度跟踪。它不受泄漏电流的影响。
通过重新校准转换器或在后台校准模式下操作部件，可以随时消除由偏移漂移或增益漂移引起的测量误差。使用系统校准模式还可以最小化信号调节电路中的偏移和增益误差。积分和微分线性误差不受温度变化的显著影响。
电源
AD7714不需要特定的电源顺序；AVDD或DVD电源可以先启动。虽然AD7714的锁存性能良好，但在REF␣IN、AIN或逻辑输入引脚处的信号之前向AD7714通电是重要的，以避免锁存。如果这是不可能的，那么在这些引脚中流动的电流应该是有限的。如果AD7714和系统数字电路使用单独的电源，则应首先为AD7714通电。如果不能保证这一点，那么限流电阻应与逻辑输入串联，以再次限制电流。
供电电流
AD7714上的电流消耗是为+3␣V至+3.6␣V和+4.75␣V至+5.25␣V范围内的电源指定的。部件在+2.85␣V至+5.25␣V电源范围内工作，并且部件的IDD随电源电压在此范围内的变化而变化。图5显示了1 MHz外部时钟和2.4576 MHz外部时钟在+25°C下的典型IDD随VDD电压的变化。AD7714在无缓冲模式下工作，部件上的内部升压位关闭。该关系式表明，通过操作VDD电压较低的部件，可以使IDD最小化。AD7714上的IDD也通过使用外部主时钟或在使用片上振荡器电路时优化外部组件而最小化。Y级部件规定为2.7 V至3.3 V和4.75 V至5.25 V。
接地及布置
由于模拟输入和参考输入是差分的，所以模拟调制器中的大多数电压都是共模电压。优秀的共模抑制部分将消除共模噪声对这些输入。AD7714的模拟和数字电源是独立的，并分别固定，以最小化装置的模拟和数字部分之间的耦合。数字滤波器将抑制电源上的宽带噪声，调制器采样频率的整数倍除外。数字滤波器还去除来自模拟和参考输入的噪声，前提是这些噪声源不会使模拟调制器饱和。因此，AD7714比传统的高分辨率转换器更容易受到噪声干扰。但是，由于AD7714的分辨率很高，而AD7714的噪声水平很低，因此必须注意接地和布局。
容纳AD7714的印刷电路板的设计应使模拟和数字部分分开并限制在板的某些区域。这有助于使用易于分离的地平面。最小蚀刻技术通常对地平面最好，因为它提供了最好的屏蔽。数字和模拟地面只能在一个地方连接。如果AD7714是唯一需要AGND到DGND连接的设备，则接地平面应连接在AD7714的AGND和DGND管脚处。如果AD7714处于多个设备需要AGND到DGND连接的系统中，则仍应仅在一个点进行连接，该点应尽可能靠近AD7714建立星形接地点。
避免在设备下运行数字线路，因为这会将噪声耦合到模具上。模拟接地平面应允许在AD7714下运行，以避免噪声耦合。AD7714的电源线应使用尽可能大的轨迹，以提供低阻抗路径，并减少故障对电源线的影响。时钟等快速开关信号应采用数字接地屏蔽，以避免向电路板的其他部分辐射噪声，时钟信号不得在模拟输入端附近运行。避免数字和模拟信号交叉。板的相对侧上的痕迹应彼此成直角。这将减少通过电路板的馈通效应。到目前为止，微带技术是最好的，但在双面板上并不总是可行的。在这种技术中，电路板的组件侧专用于接地平面，而信号则放置在焊料侧。
在使用高分辨率adc时，良好的去耦非常重要。所有模拟电源应与10μF钽分离，并与0.1μF电容器并联至AGND。为了从这些去耦组件中获得最佳效果，必须将它们放置在尽可能靠近设备的位置，理想情况下是正对着设备。所有
