AD760点击型号即可查看芯片规格书
174点击型号即可查看芯片规格书
特征
±0.2 LSB（±0.00031%）典型峰值DNL和INL；±0.5 LSB（±0.00076%）典型单极偏移，双极零点；保证17位单调性；18位分辨率（串行模式）；完成16/18位D/A功能；片上输出放大器；片上埋置齐纳电压基准；微处理器兼容；串行或字节输入；双缓冲闩锁；异步清除功能；串行输出引脚有助于菊花链；引脚可捆扎单极或双极输出；低THD+N:0.005%；上电时的多路输出控制和电源故障。
产品描述
AD760是一个完整的16/18位自校准单片DAC（DACPORT174;），带有板载参考电压、双缓冲锁存器和输出放大器。它是在模拟设备的BiMOS II工艺上制造的。该工艺允许在与高精度双极线性电路相同的芯片上制造低功耗CMOS逻辑功能。
通过简单地将校准管脚低脉冲启动自校准。校准销指示校准成功完成的时间输出多路复用器（MUXOUT）可用于在校准期间将输出发送到输出范围的底部。
数据可以作为直接二进制、串行数据或两个8位字节加载到AD760中。在串行模式下，可以使用16位或18位数据，串行模式输入格式是引脚可选择的，首先是MSB或LSB。这可以通过三个具有双重功能的数字输入管脚（管脚12、13和14）实现。在字节模式下，用户可以类似地定义是先加载高字节还是低字节。串行输出（SOUT）管脚允许用户通过将数据通过输入锁存器转移到下一个DAC中，从而将多个DAC应用中所需的控制线数量最小化，从而将多个AD760串接起来。双缓冲锁存结构消除了数据倾斜错误，并为多DAC系统中的DAC提供了同步更新。
异步CLR功能可配置为清除负满标度或中标度输出，具体取决于当CLR被选通时引脚17的状态。AD760还可以通过数字和模拟电源检测电路在预定状态下输出多路复用器。这对于机器人和工业控制应用特别有用。
AD760有28针600密耳的cerdip封装。
AQ版本规定为-40°C至+85°C。
除总谐波失真+噪声和信噪比外的交流性能特性
比率，这些特性仅用于设计指导，不受测试。THD+N和信噪比100%测试。（TMIN<TA<TMAX，VCC=+15v，VEE=-15v，VLL=+5v，在VOUT测试，除非另有说明。）
定时特性（VCC=+15 V，V E=-15 V，VLL=+5 V，VIH=2.4 V，VIL=0.4 V）
绝对最大额定值*
VCC到AGND. . .. . . –0.3 V至+17.0 V
转向AGND. . . . . . . . . . . . . . . . . +0.3 V至–17.0 V
VLL到DGND. . . . . . . . . . . . . . –0.3 V至+17.0 V
从AGND到DGND. . . . . . . . .±1V
数字输入（引脚2、7-14和16-21）到DGND. . . . . . . . –1.0V至+7.0V
参考AGND . . . . .. . . . . . . . . .±10.5 V
跨度/双极偏移到AGND. . . . . . . . . . . . ±10.5 V
参考输出，输出，输出，输出，输出. . . . 无限短于AGND、DGND、VCC、VEE和VLLθJA，热阻抗. . . . 50°C/W
结温. . . . . . . . . . . . . . . . . . 175°C
储存温度. . . . . . . . . . . . . . . . .–65°C至+150°C
铅温度（焊接，10秒）. . . . . . . . . . . . +300°C
高于“绝对最大额定值”列出的压力可能导致设备永久损坏。这只是一个压力等级和功能设备在上述条件或任何其他条件下的运行本规范的操作章节不隐含。暴露于绝对延长期间的最大额定条件可能影响装置可靠性。
规范的定义
积分非线性：模拟设备定义了积分非线性，作为实际的、经过调整的DAC输出从理想的模拟输出（从0到FS- 1 LSB的直线）对于任何位组合的最大偏差。这也被称为相对精度。
差分非线性：差分非线性是测量模拟输出的变化，标准化为满标度，与数字输入代码的1LSB变化相关。单调性要求微分线性误差在感兴趣的温度范围内大于或等于-1lsb。
单调性：如果在增加数字输入时输出增加或保持不变，结果是输出始终是输入的单值函数，则DAC是单调的。
增益误差：增益误差是测量理想DAC与实际设备输出之间的输出误差，在补偿误差调整后加载所有1s。
偏移误差：偏移误差是电压模式DAC和输出放大器的偏移误差的组合，在DAC中加载所有0时测量。
双极零点误差：当AD760连接双极输出和10时。. . 000被加载到DAC中，模拟输出与理想中刻度值0v的偏差称为双极零点误差。
漂移：漂移是指在指定的温度范围内参数（如增益、偏移和双极零点）的变化。通过测量TMIN、25°C和TMAX处的参数，并将参数变化除以相应的温度变化，计算以ppm/℃表示的漂移温度系数。
总谐波失真+噪声：总谐波-一元失真+噪声（THD+N）定义为谐波和噪声值平方和的平方根与基本输入频率值的比值。它通常以百分比表示。THD+N是测量线性误差、差分线性误差、量化误差和噪声的大小和分布。根据输出信号的幅度，这些误差的分布可能不同。因此，为了最有用，应该为大和小信号幅度指定THD+N。
信噪比：信噪比为定义为满标度信号存在时输出振幅与无信号存在时输出振幅之比。以分贝为单位。
数模故障脉冲：这是当输入改变状态时，从数字输入注入到模拟输出的电荷量。当DAC围绕MSB切换并且尽可能多的开关改变状态（即从011开始）时，在半刻度处测量。. . 111到100。. . 零数字馈通：未选择DAC时（即，CS保持高），数字输入上的高频逻辑活动通过设备电容耦合，在VOUT管脚上显示为噪声。这种噪声是数字馈通。
操作理论
AD760使用自动校准电路产生16位DAC，典型的0.2 LSB积分和微分线性误差和0.5 LSB偏移误差。图2中的框图显示了校准所需的电路组件。
主DAC使用带有MOS电流控制开关的双极性电流源阵列来产生与应用数字字成比例的电流，范围从0毫安到2毫安。使用分段结构，其中最重要的四个数据位被温度计解码以驱动15个相等的电流源。使用R-2R梯形图缩放较小的比特，然后与分段源一起应用到输出放大器的求和节点。主DAC中包括一个额外的LSB，用于校准期间。
AD760的自校准结构试图降低其传输函数的线性误差。该算法首先检查双极或单极操作，校准双极零点或单极偏移，然后消除与上6位（64码）相关的进位误差（DNL误差）。
一旦校准，进入主DAC的代码的前六位同时寻址RAM，调用一个校正代码，然后应用到CALDAC。主DAC和CALDAC的输出电流被合并到加法放大器中以产生校正的输出电压。
在DNL校准的第一步中，主DAC的输出被设置为刚好低于待校准代码的代码。打开主DAC中的额外LSB，以查找下一个代码的外推值。然后使用传输STD DAC使比较器为零。VOUT的电压实际上已在待校准的代码处取样。
接下来，关闭额外的LSB，主DAC代码增加一个LSB。比较器又来了这一次使用CALDAC，直到VOUT被调整为等于先前的采样输出。CALDAC代码存储在RAM中，并为下一个代码重复该过程。
校准线性性能
图3和图4所示的AD760INL和DNL的累积概率图表示每个部分的最大绝对值（峰值）线性误差。大约使用了3个晶圆批次中的100个零件。
所示样本总体的校准DNL和INL性能也代表了经常校准的单个零件的预期性能。一次校准的许多零件与经常校准的一个零件的预期性能基本上没有区别。在工作温度范围内的任何温度下，AD760校准性能都得到保证。所示的样本种群的峰非线性也代表了在温度下重新校准的单个部件的预期最大线性误差。
模拟电路连接
AD760中提供的内部定标电阻器可连接以产生0 V至+10 V的单极输出范围或-10 V至+10 V的双极输出范围。由于定标电阻器与其他器件组件的热跟踪，AD760中的增益和偏移漂移最小化。
单极配置
图5a所示的配置将提供单极0 V至+10 V的输出范围。在此模式下，REF OUT（引脚26）和REF In（引脚25）之间连接一个50电阻器。通过将销26直接系在销25上，可以在不带任何外部部件的情况下使用AD760。消除这个电阻将使增益误差增加FSR的0.50%。
如果需要将增益误差调整为零，可以使用图5b所示的电路来完成。调整步骤如下：
第一步。. . 偏移调整启动校准程序。校准（引脚1）必须在整个增益调整过程中保持高。
第二步。. . 增益调整打开所有位并调整增益微调器R1，直到输出为9.999847伏。（满标度调整为小于标称满标度10.000000伏的1 LSB。）
双极结构
图6a所示的电路将提供从-10.000000 V到+9.999694 V的双极输出电压，在所有位都打开的情况下出现正满标度。在单极模式中，电阻器R1可以被完全消除，以提供AD760双极操作，而无需任何外部组件。在双极模式下，消除该电阻将使增益误差增加FSR的0.50%。
使用图6b所示的电路可以将增益误差调整为零。注意，增益调整将双极零点改变为满标度输出值变化的一半。因此，为了消除零点（校准）和增益调整之间的迭代，建议采用以下步骤。
第一步。. . 零点调整启动校准程序。
第二步。. . 增益调整确保CALOK引脚在增益调整过程中始终保持高。打开所有位并测量相对于9.99695 V满标度输出的输出误差。调整R1，直到输出为满标度输出误差的负两倍。例如，如果输出误差为–1 mV，则将输出调整为比上一个满标度误差高2 mV。
第三步。. . 零点调整启动校准程序。AD760将校准双极零点，由此产生的增益误差将非常小。重新加载DAC和所有DAC，以检查满标度输出错误。
需要注意的是，使用外部电阻器将引入一个小的温度漂移分量，超出AD760固有的温度漂移分量。内部电阻器被修整成比匹配和温度跟踪芯片上的其他电阻器，即使它们的绝对公差为±20%，绝对温度系数大约为50 ppm /°C。在使用外部电阻器的情况下，内部电阻器和外部电阻器之间的温度系数不匹配，乘以电路对外部电阻值变化的灵敏度，将得到额外的温度漂移。
内部/外部参考使用
AD760有一个内部低噪声掩埋齐纳二极管参考，为绝对精度和温度系数修剪。该参考被缓冲和优化以用于高速DAC，并将提供等同于或优于最佳离散齐纳二极管参考的长期稳定性。AD760的性能由驱动DAC的内部基准和单独的DAC（用于精密外部基准）来指定。
除了DAC所需的参考电流（通常为1毫安至REF-in和1毫安至双极偏移）外，内部参考具有足够的缓冲以驱动外部电路。至少2毫安可用于驱动外部负载。如果需要提供超过4毫安的总电流，AD760参考输出应使用外部运算放大器进行缓冲。基准测试并保证最大误差为±0.1%。
也可以使用10伏以外的外部参考电压，线性规格略有降低。参考电压的建议范围为+5 V至+10.24 V。例如，通过使用AD586 5 V参考电压，可以实现0 V至+5 V或±5 V的输出。使用AD586电压基准可以在10%公差的±12 V电源下操作AD760。
图7显示了在双极配置中使用AD586精度5V基准的AD760。最高等级AD586MN规定的漂移为2ppm/℃。该电路包括一个可选的电位器，可用于调整增益误差，其方式类似于双极配置部分所述。使用+4.999847 V作为满标度输出值。
AD760也可与AD587、10V基准一起使用，使用图7所示的相同配置来产生±10V输出。最高等级AD587L规定为5ppm/℃。
输出稳定和故障
AD760的输出缓冲放大器通常在8微秒内稳定在其最终值的0.0008%FS（1/2 LSB）范围内，用于满标度步骤。图8a和8b分别显示了施加2k、1000pf负载时的满量程和LSB步进的沉降。在满负荷阶跃下，在25°C下保证最大稳定时间为13 s。1lsb步骤的典型沉降时间为2.5微秒。
数字到模拟故障脉冲被指定为15 nV-s典型值。图8c显示代码011处的典型故障脉冲特性。. . 111到100。. . 000从第一级寄存器加载第二级寄存器时的转换。
数字电路细节
有几个“两用”引脚，允许灵活的操作，同时保持最低可能引脚数，因此最小的包装尺寸。以下信息在应用AD760时非常有用。
当设备未校准或校准序列正在进行时，AD760使用内部输出多路复用器从MUXOUT（引脚27）断开DAC输出。在这些时候，MUXOUT被切换到MUXIN（引脚28），以便用户可以强制预定的输出电压。有关使用输出多路复用器的信息，请参阅以下章节。
当任何电源电压低到足以危及RAM中校准数据的完整性时，通电复位功能就会感测。在通电时或在电源瞬变的情况下，CALOK（引脚1）低，MUXOUT引脚切换到MUXIN。
自校准通过轻击CAL pin low启动（参见图1d）。CALOK引脚将变低，MUXOUT引脚连接到MUXIN。在校准过程中，第二级锁存器是透明的，允许校准序列器控制主DAC。校准成功完成后，第二列锁存器的输入切换到第一列锁存器，DAC加载第一列锁存器的内容，VOUT设置为第一列锁存器中的数据所表示的值，然后CALOK将变高，MUXOUT切换到VOUT。因此，在开始校准之前，用户应使用所需数据对DAC进行编程。由LDAC控制的二级锁存器是透明锁存器。只要LDAC保持高，第一级锁存器的变化将立即反映在DAC输出中。
校准的状态可以通过HBE引脚低。如果正在进行校准，则CALOK切换为高；如果电源电压瞬变中断了校准并导致AD760设置为未校准状态，则CALOK保持低。
当CLR被选通时，引脚17用作控制输入UNI/BIP CLR，它决定异步清除函数-安装工程（参见图1c）。如果UNI/BIP CLR pin是逻辑低当CLR被触发时，DAC设置为负满标度；逻辑高将DAC设置为中标度。应注意，清除功能清除DAC闩锁，但不清除一级闩锁。因此，只需将LDAC再次调高，就可以重新加载留在一级锁存器中的数据。或者，如果需要，可以将新数据加载到第一列锁存器中。
串行模式操作通过降低SER（引脚19）来启用。这将DB0（引脚14）的功能更改为串行输入引脚SIN的功能。DB1的功能（引脚13）也对控制输入MSB/LSB的更改，该输入确定首先加载哪个位。
十六位或十八位操作与另一个选择两用别针。DB2（Pin 12）更改为控制输入18/16SERIAL，它选择使用16位还是18位串行数据。对于16位操作，数据输入端（引脚7–12）应连接在低位。对于18位操作，针脚12必须系在高位。
数据被记录到CS，如图1b所示。然后，数据驻留在一级锁存器中，并可通过使LDAC pin高而加载到DAC中。这将导致DAC更改为输出值。在串行模式下，字节控制HBE（引脚18）和LBE（引脚17）被禁用。根据用户希望异步清除功能的工作方式，管脚17可以绑定到逻辑高或低。串行输出引脚（SOUT）可用于在多个DAC应用中将多个DAC串接在一起，以最小化所需的控制线数量。一等兵锁存器只是一个移位寄存器，CS的重复行程将数据通过SOUT移位到下一个DAC中。链中的每个DAC都需要自己的LDAC信号，除非所有DAC都要同时更新。
字节模式操作通过设置SER high启用，它将DB0–DB7配置为数据输入。在此模式下，HBE和LBE用于将数据标识为16位字的高字节或低字节。用户可以使用如图1a所示的CS信号的上升沿按任意顺序将数据加载到一级锁存器中。当CLR被选通时，引脚17的状态确定AD760是清除为单极还是双极零。（但它不能硬连接到所需的状态，如在串行模式中。）
注：CS为边缘触发。HBE、LBE、CLR、SER、CAL和LDAC为电平触发。
使用输出多路复用器
车载多路复用器允许用户在校准期间将负载与电压变化隔离。为了最小化MUXOUT的故障脉冲，多路复用器输入MUXIN应与等于DAC负满标度电压的电压相连接。由于DAC在完成校准前加载了第一级锁存器的内容，因此在校准前，DAC应编程为负满标度。这将使MUXOUT在校准开始和结束时的电压偏移最小化。如果校准开始时的故障脉冲不重要，但用户希望最小化MUXOUT时的恢复时间，则应在开始校准之前将MUXIN设置为与第一列锁存器中的数据相对应的电压。
多路复用器串联电阻限制了其负载驱动能力。为了获得16位线性度，MUXOUT必须使用合适的运算放大器进行缓冲。放大器开环增益和共模抑制导致增益误差，而这些参数的线性影响相对精度（或积分非线性）。一般来说，放大器的线性度是没有规定的，所以它的影响必须根据经验来确定。使用AD707，如图9所示，整体线性误差在0.5LSB以内。在整个工作温度范围内，AD707C/T初始电压偏移量及其温度系数对双极零点误差的贡献不超过0.1lsb。对于20v步进，1/2lsb的沉降时间通常为100微秒。对于需要更快沉降的应用，可以使用AD820在20微秒内实现1/2 LSB内的满标度沉降。AD820的额外线性误差将不超过0.25 LSB。
使用外部多路复用器
像ADG419这样的外部多路复用器允许用户在校准期间将输出保持在任何预定电压时最小化故障脉冲。如图10所示，ADG419可与AD829一样的高速运算放大器一起使用，以获得尽可能快的稳定时间，同时保持16位线性。20v步进至1/2lsb的沉降时间通常为10微秒。
AD760至HC11产品参数、文档资料和货源信息" target="_blank">MC68HC11（SPI*总线）接口
AD760与Motorola SPI（串行外围接口）的接口如图11所示。HC11的MOSI、SCK和SS引脚分别连接到AD760的SIN、CS和LDAC引脚。大多数接口问题都是在软件初始化时处理的。一个典型的例程，例如下面所示的例程，从初始化各种SPI数据和控制寄存器的状态开始。然后从中检索最重要的数据字节（MSBY）由SENDAT子例程处理的内存。SS引脚通过索引到PORTD数据寄存器和清除位5被驱动低。然后，MSBY被发送到SPI数据寄存器，在那里它被自动传输到AD760。
HC11产生所需的8个时钟脉冲，数据在上升沿上有效。在传输最高有效字节之后，从存储器中加载最低有效字节（LSBY），并以类似的方式传输。为了完成转移，LDAC引脚驱动高锁存完整的16位字到AD760。
AD760至微线接口
AD760的灵活串行接口也与国家半导体微丝*接口兼容。MICROWIRE*接口用于诸如COP400和COP800系列处理器的微控制器上。微线接口的通用接口如图12所示。微丝接口的G1、SK和SO引脚-分别连接到AD760的LDAC、CS和SIN引脚。
噪音
在高分辨率系统中，噪声往往是限制因素。一个具有10伏跨距的16位DAC的LSB大小为153微伏（–96分贝）。因此，噪音必须保持在*MICROWIRE是美国国家半导体公司的注册商标。
感兴趣的频率范围。AD760的噪声谱密度如图13和14所示。图13显示了20 V范围（不包括参考电压）的DAC输出噪声电压谱密度。此图显示了l/f转角频率在100赫兹和宽带噪声低于120毫伏/赫兹。图14显示了下面的参考宽带噪声
电路板布局
使用高分辨率数据转换器进行设计时，需要仔细注意电路板布局。跟踪阻抗是第一个问题。一个通过0.5道的306微安电流将产生153微伏的电压降，对于10伏满量程，在16位电平下为1 LSB。除了接地降外，还需要考虑电感和电容耦合，特别是当高精度模拟信号与数字信号共用一块板时。最后，为了滤除交流噪声，需要对电源进行解耦。
模拟和数字信号不应共用一条路径。每个信号都应有一个适当的模拟或数字回路。使用这种方法，信号环路将一个小区域围起来，将噪声的感应耦合最小化。强烈建议使用宽PC轨道、大规格电线和接地平面来提供低阻抗信号路径。还应使用单独的模拟和数字接地平面，带有一个互连点，以尽量减少接地回路。模拟信号应尽可能远离数字信号，并以直角交叉。
AD760的一个特点是，模拟管脚（VCC、VEE、REF OUT、REF IN、SPAN/BIP OFFSET、VOUT、MUXOUT、MUXIN和AGND）相邻，有助于将模拟信号与数字信号隔离。
电源去耦
AD760电源应经过良好的过滤，调节良好，无高频噪声。不推荐使用开关电源，因为开关电源容易产生尖峰，从而在模拟系统中产生噪声。
去耦电容器应用于所有电源引脚和接地之间的非常接近的布局接近度。与0.1μF陶瓷电容器并联的10μF钽电容器提供足够的去耦。VCC和VEE应旁路至模拟接地，而VLL应与数字接地分离。
应尽量减少电容器引线与相应转换器电源和公共管脚之间的迹线长度。电路布局应尽量使AD760、相关模拟电路和互连电路远离逻辑电路。AD760周围的固态模拟接地平面将隔离大的开关接地电流。由于这些原因，不建议使用包线电路结构；最好使用小心的印刷电路结构。
接地
AD760有两个管脚，指定为模拟接地（AGND）和数字接地（DGND）。模拟接地管脚是设备的“高质量”接地参考点。AD760输出上的任何外部负载应返回模拟接地。如果使用外部参考，也应将其返回到模拟接地。
如果单个AD760与单独的模拟和数字接地平面一起使用，则将模拟接地平面连接到AGND，将数字接地平面连接到DGND，使引线长度尽可能短。然后将AGND和DGND连接到AD760上。如果使用多个AD760或AD760与其他组件共享模拟电源，则在电源而不是每个芯片处将模拟和数字返回连接在一起。这种接地的单一互连防止了大型接地回路，从而防止数字电流流过模拟接地。
