883点击型号即可查看芯片规格书
AD569点击型号即可查看芯片规格书
125点击型号即可查看芯片规格书
256点击型号即可查看芯片规格书
OP37点击型号即可查看芯片规格书
特征
保证16位单调性；整体式bimos ii结构；60.01%典型非线性；8位和16位总线兼容性；3ms设置为16位；低漂移；低功率；低噪音。
应用
机器人学；闭环定位；高分辨率模数转换器；基于微处理器的过程控制；提供符合MIL-STD-883的版本。
产品描述
AD569是单片16位数模转换器（DAC）采用模拟设备的BIMOS II工艺制造。bimos ii允许制造低功耗cmos逻辑功能与高精度双极线性电路在同一芯片上。AD569芯片包括两个电阻串，选择器切换解码逻辑、缓冲放大器和双缓冲输入锁存。
AD569的电压分段架构确保16位随时间和温度的单调性。积分非线性是保持在±0.01%，而微分非线性±0.0004%。片上高速缓冲放大器提供电压输出稳定时间为3微秒，在±0.001%范围内全尺寸台阶。决定输出范围的参考输入电压可以是单极的也可以是双极的标称参考范围为±5 V，单独的参考力和传感连接为用于高精度应用。在乘法应用中，AD569可以与AC基准一起工作。数据可从8-和16位总线双缓冲结构简化了8位总线接口并允许多个DAC异步加载和同时更新四个TTL/LSTTL/5 VCMOS兼容信号控制锁存器：cs、lbe、hbe，和LDACAD569有五个等级：J和K版本规定温度为0°C至+70°C，包装在28针塑料浸渍和28针PLCC封装中；AD和BD版本为规定温度为-25°C至+85°C，包装在28针内陶瓷浸渍。SD版本，同样采用28针陶瓷浸渍，是规定温度为-55°C至+125°C。
产品亮点
1、AD569的电压分段结构保证了16位的单调性。
2、输出范围与外部参考或AC成比例信号。AD569的增益误差和增益漂移可以忽略不计。
3、AD569的通用数据输入结构允许加载从8位和16位总线。
4、片上输出缓冲放大器可向1 kΩ负载，可驱动高达1000 pF的电容性负载。
5、开尔文连接到参考输入保持增益以及传递函数的偏移精度接线电阻和接地电流。
6、AD569有符合MIL-STD的版本-883号。详见模拟装置军品数据手册或现行AD569/883B数据表规格。
功能描述
AD569由两个电阻串组成，每个电阻串被分成256个相等的段（见图3）。数字输入字的8个msbs从第一个字符串的256个段中选择一个。所选段的顶部和底部的抽头连接到两个缓冲放大器a1和a2的输入端。这些放大器显示出极高的共模抑制比和低偏压电流，从而准确地保持了段顶部和底部的电压。段端点的缓冲电压施加在第二个电阻串上，数字输入字的8lsb选择256个抽头中的一个输出放大器a3缓冲该电压并将其输出。
缓冲放大器a1和a2跳过第一个字符串，以保持段边界的单调性。例如，当将数字代码从00ffh增加到0100h（第一段边界）时，a1保持连接到第一个电阻器上的相同抽头，而a2跳过它并连接到成为下一段顶部的抽头。即使放大器有偏置电压，这种设计也保证了单调性。实际上，放大器的偏移量只会导致积分线性误差。
避免将集成电路插入已通电的插座中通常被认为是良好的工程实践本指南对于AD569特别重要。空的、通电的插座以开环模式配置外部缓冲放大器，迫使它们的输出位于正轨或负轨。这种情况可能会导致参考力和传感端子之间出现大电流浪涌。此电流浪涌可能会永久损坏AD569。
定义
线性误差：模拟装置定义线性误差作为实际调整的DAC输出从理想输出（从0到FS- 1LSB的直线）对于任何位组合的最大偏差。AD569的线性度主要受到第一分频器（16位输入的上字节）中电阻均匀性的限制。图4中的曲线显示了AD569在整个输出范围内的典型线性误差在满量程的±0.01%范围内。在25°C时，对于KN和BD版本，AD569JN、AD和SD等级的最大线性误差被指定为±0.04%，±0.024%。
单调性：如果在增加数字输入时输出增加或保持不变，则dac是单调的。所有版本的AD569在其整个工作温度范围内都是单调的。
微分非线性：DNL是模拟输出的变化，标准化为满标度，与数字输入码的1lsb变化有关单调性要求微分线性误差在感兴趣的温度范围内小于1lsb。例如，对于±5 V输出范围，数字输入代码中1 LSB的变化应导致模拟输出中152μV的变化（1 LSB=10 V/65536）然而，如果变化实际为38μv，则差分线性误差将为–114μv或–3/4 lsb。通过跳过缓冲放大器在第一分频器上的抽头，典型的AD569将DNL保持在由输入字的上字节定义的256个段边界中的每一个周围的±38微伏（±1/4 LSB）内（见图5）。在第二个分压器内，DNL通常也保持低于±38μV，如图6所示。由于第二分压器独立于绝对电压，所以在256段的其余部分中dnl是相同的。
偏移误差：实际模拟输出和理想输出（–vref）之间的差，输入全部为零，称为偏移误差。对于AD569，单极偏移指定为0 V应用于–VREF，双极偏移指定为–5 V应用于–VREF。通过调整施加在–VREF端子上的电压来调整偏移量。
双极零点误差：当输入负载为8000H时，模拟输出与0.0000 V理想半标度输出的偏差称为双极零点误差对于AD569，规定在参考端子上施加±5 V电压。
乘馈通误差：这是误差由于从参考端到输出端的电容性馈通，输入寄存器加载了所有零。
满标度误差：AD569的分压架构-这种结构会产生一个与参考电压无关的固定满标度误差。通过调整施加到+VREF端子上的电压来消除此错误。
数模故障脉冲：充电-当一个新的输入被锁存到dac寄存器时，注入到模拟输出会产生数模故障脉冲。
故障可能是由于输入位之间的时间偏差或来自内部开关的电荷注入造成的。AD569的故障脉冲主要是由电荷注入引起的，它是通过与地面相连的参考连接来测量的。它被指定为nV secs中的故障区域。
总误差：最坏情况下的总误差是固定满标度和偏移误差与线性误差之和。
电源和参考电压范围
AD569规定使用±12伏电源工作±10%的电源公差，最大参考电压范围±5伏。可使用高达±6伏的参考电压，但如果电源接近其±10.8伏（12伏-10%）的下限，线性度将降低。
如果系统中没有±12伏的电源，可以使用几种替代方案来获得所需的电源电压例如，在具有±15V电源的系统中，可以使用一个齐纳二极管将其中一个电源电压降低到9V，而剩余的一个电源电压保持在15V。图7a说明了这个方案。1N753A或等效二极管是该任务的适当选择。非对称电源可以使用，因为AD569的输出仅参考–VREF，因此相对于逻辑接地（GND，引脚18）浮动假设两个电源上的最坏情况±1.5伏容差（15伏的10%），最大参考电压范围将是+6和2伏，+VS＝+15 V和VS＝9 V，+2至8伏为+VS＝9 V和-VS＝15 V。或者，可以使用两个3 V齐纳二极管或电压调节器将每个±15 V电源分别降至±12 V在图7b中，1n746a二极管是此任务的一个不错的选择。
如果±15伏和±5伏电源都可用，则可使用第三种方法图7c显示了这种方法。+vs=+15v和–vs=-5v的组合可以支持0到6v的参考电压范围，而+vs=+5v和–vs=-15v的电源可以支持0到–8v的参考电压范围。同样，假设电源公差为10%。
注：使用+vs=+5v的操作改变了输入锁存器的操作条件，导致最小写入脉冲宽度为-倾向于1微秒或更高。控制信号CS、HBE、LBE和因此，LDAC应绑低，以使闩锁透明。
在+VS＝9 V和-VS＝15 V的操作中没有定时问题，然而，在这些电源上的10%容差产生了-Vs＝-16.5 V和+VS＝+7.5 V（假设+VS源自+15 V电源）的最坏情况条件。在这些条件下，写入脉冲宽度可以延伸到200纳秒，数据设置和保持时间也会降低。然而，±0.75 V公差（±5%）对数字定时产生最小影响，写入脉冲宽度保持在100 ns以下。
最后，图7d说明了在具有±15伏电源的系统中使用AD588和AD569的组合。如图所示，AD588被连接以向AD569的参考输入提供±5 V电压它通过使用电平移位齐纳管和晶体管同时调节AD569的电源电压来完成双重任务该方案利用AD588的输出对源电流和汇电流的能力使用这种方法还可以实现另外两个好处。首先，AD569不再直接连接到系统电源因此，消除了对这些电源变化的输出灵敏度。第二个好处是，如果齐纳二极管发生故障（短路是最有可能的故障），电源电压就会降低。这与二极管用作串联调节器的情况不同。在这种情况下，故障会使AD569终端上的电源电压不受调节。
模拟电路连接
AD569用于高分辨率和稳定性至关重要的应用。AD569设计成一个乘法D/a转换器，可与固定的直流基准或交流基准一起使用VREF可以是+VFORCE和–VFORCE处的任何电压或电压组合，其保持在电源范围一节中讨论的参考电压设定范围内由于ad569是一个乘法d/a转换器，其输出电压vout与数字输入字和参考端电压的乘积成正比。传递函数是vout=d·vref，其中d是应用于使用偏移二进制编码的转换器的数字字的分数二进制值。因此，输出范围将从全零数字输入码（0000h）的–vref到全一输入码（ffffh）的+vref。
对于绝对精度不重要的应用，可以使用图8中的简单参考连接。仅使用参考力输入，该配置保持线性和16位单调性，但引入小的、固定的偏移和增益误差。这些错误是由于图9所示的电阻ra和rb的电压降引起的。在10伏参考电压下，增益和偏移误差范围为80毫伏至100毫伏电阻RA和RB包括在第一个电阻串中，以避免由于串的端点电流密度不均匀而降低线性度同样，如果基准电压连接在基准感测端子上，线性度也会降低注意力和感觉端子之间的电阻不能用欧姆表来测量；薄膜电阻串的布局在传感抽头处增加大约4 K的电阻（RS）。
对于精度基准和高精度至关重要的应用，缓冲放大器用于图10所示的+vref和–vref，以强制电阻r1到r256之间的电压。这可以确保通过封装引脚、连接线、铝互连以及RA和RB电阻的电流所引起的任何误差都最小化。合适的放大器是AD517、ADOP07、ADOP27或双放大器AD712。然而，当缓冲放大器的偏置电流流过rs（4kΩ）时，会产生误差。如果偏置电流产生这样的误差，可以在缓冲放大器的非垂直终端（rbc）插入电阻。
图11、12和13显示了各种输出范围的参考配置。如图11所示，引脚可编程AD588可连接以提供具有1-3ppm/℃温度稳定性的跟踪±5V输出。缓冲放大器包括直接连接到AD569。可选的增益和平衡调整微调器允许双极偏置和满标度误差为零。在图12中，低成本AD586提供了+5伏参考电压。双运算放大器ad712缓冲参考输入端子，保持ad569的绝对精度。可选的降噪电容器和增益调节微调器可以进一步消除误差。低成本AD584提供2.5 V、5 V、7.5 V和10 V选项，可连接到±5 V跟踪输出，如图13所示同样，ad712用于缓冲参考输入端子。
倍增性能
图14示出了在倍增模式下工作时AD569的增益和相位特性。全功率带宽如图14a所示，相应的相移如图14b所示。对满标度输入ffffh和输入8080h都绘制性能图。输入表示最坏情况，因为它将缓冲抽头放置在两个分配器的中点。图15说明了AD569在200赫兹时以1 V rms的交流基准将噪声下限保持在-130分贝以下的同时，解析16位（其中1 LSB比满刻度低96分贝）的能力。
倍增馈通是由于参考输入和输出之间的电容耦合如图16所示：
在最坏情况下（十六进制输入代码0000），在交流参考频率高达10 kHz时，馈通保持在-100 dB以下。
旁路和接地规则
一般认为，在设备电源电压引脚上使用旁路电容器，并在电源线中插入小值电阻，以提供系统中各电路之间的去耦措施，是良好的工程实践。对于AD569，建议使用至少4.7μF的旁路电容器和10Ω的串联电阻电源电压引脚应与引脚18断开。
噪音
在高分辨率系统中，噪声往往是限制因素一个具有10伏跨距的16位DAC的LSB大小为152微伏（–96分贝）因此，在感兴趣的频率范围内，噪声地板必须保持低于此水平。AD569的噪声谱密度如图17和18所示。图17中的低频噪声频谱表示1.2kHz时的1/f角频率，图18中的宽带噪声如下：
数字电路连接
AD569的真值表出现在表I中。高字节en-当芯片选择（CS）有效（低）时，ABLE（HBE）和低字节启用（LBE）输入加载16位输入的上下字节。加载dac（ldac）的类似选通将16位输入加载到dac寄存器并完成dac更新。dac寄存器可以用单独的写入周期加载，也可以与第一列的8位寄存器同步加载。几个AD569的同时更新可以是通过用一个控制信号控制它们的ldac输入来实现。
所有四个控制输入锁存都是电平触发和低电平激活当DAC寄存器直接从总线加载时，当CS、LDAC、LBE和HBE较低时，数字输入将反映在输出中如果不是理想情况，请在更改数据之前将LDAC（或HBE或LBE）调高。或者，使用第二个写入周期将数据传输到dac寄存器或延迟写入选通脉冲，直到适当的数据有效。确保遵守适当的数据设置和保持时间（请参阅正时特性）。
只要可能，写入选通信号应应用于应用AD569解码地址的HBE和LBE、 CS、HBE和LBE的最小脉冲宽度为60纳秒，允许AD569与最快的微处理器接口。实际上，可以用较窄的脉冲锁定数据，但必须延长数据设置和保持时间。
16位微处理器接口
由于16位微处理器在一个写入周期内提供AD569完整的16位输入，因此通常不需要DAC寄存器。如果是，则应通过接地LDAC使其透明。DAC的解码地址应应用于CS，并使用写入选通应用于HBE和LBE，如图19中68000接口所示。
8位微处理器接口
由于8位微处理器需要两个写入周期来提供AD569的16位输入，因此必须使用DAC寄存器。它通常在第二个字节进入第一个锁存序列时加载。这种同步加载方法，如图20所示，-根据字节加载顺序，要求LDAC绑定到LBE或HBE。在这两种情况下，通过第一秩的传播延迟引起更长的时序要求，如如图2所示。如果使用第三个写入周期单独控制DAC寄存器（LDAC），则最小写入脉冲开启ldac为70ns，如图1所示。
有两种基本的方法来连接一个8位微处理器的地址和控制总线。在这两种情况下，至少需要一个地址行来区分up-第一级的每字节和更低字节（HBE和LBE）。最简单的方法是将这两个地址直接应用到如图20a所示，HBE和LBE使用CS进行数据扫描。但是，CS上的最小脉冲宽度为70ns，最小数据设置时间为60ns。如果需要较短脉冲宽度的操作，则应将基址应用于带有选通信号选通地址线的CS，以提供HBE和LBE输入（见图20b）然而，由于写入脉冲看到传播延迟，因此在延迟写入脉冲的上升沿之后至少20 ns，数据仍然必须保持有效。
输出调节
AD569的输出缓冲放大器通常在3微秒内稳定在其最终值的±0.001%fs范围内，持续10伏。图21显示了无负载时负和正满标度台阶的沉降情况。输出缓冲器能够产生或吸收5毫安的电流，还可以驱动1 kΩ和1000 pF的负载，而不会失去稳定性在这些最坏情况下，典型的沉降到0.001%是4μs，并保证最大为6μs。图21的图是用专门为AD569开发的沉降试验程序产生的。
子范围16位ADC
图22所示的子测距adc在不到20微秒的时间内完成转换，包括采样保持放大器的采样时间。采样保持放大器被分配5μs以稳定到16位。
在第一次闪光之前，模拟输入信号以+1的增益通过AD630较低的ad7820在1.4微秒内将信号量化到8位电平，8位结果通过数字锁存器路由到ad569，数字锁存器保存用于ad569的8位字和输出逻辑。
AD569的参考极性被反转，使得满量程输出为-5 V，零标度为0 V，从而从原始采样信号减去8位近似。然后，通过第二个8bit flash转换对模拟减法的余数进行量化，以恢复8个lsb。即使只使用AD569的8个高位，AD569的精度定义了A/D转换器的总体精度任何错误都直接反映在输出中。
在第二次闪光之前，残余信号必须放大256倍。OP37提供25.6的增益，AD630提供10的另一个增益在这种情况下，ad630充当增益元件以及信道控制开关。第二个flash转换产生一个9位单词。这为第一次闪存中发生的任何错误的数字校正提供了一个额外的重叠位。在整个16位输出被选入输出寄存器之前，校正位被数字地添加到第一个闪存。
