一般说明
w947d6hb/w947d2hb是一种高速低功耗双数据速率同步动态随机存取存储器（lpddr-sdram），对lpddr-sdram的存取是面向突发的。当使用活动命令选择行和列时，可以以2、4、8和16的突发长度访问一页中的连续内存位置。在突发操作中，列地址由lpddr sdram内部计数器自动生成。随机列也可以通过在每个时钟周期提供其地址来读取。多银行性质使得内部银行间的交错可以隐藏预收费时间。通过设置可编程模式寄存器，系统可以改变突发长度、延迟周期、交织或顺序突发以最大化其性能。该设备支持特殊的低功耗功能，如部分阵列自刷新（pasr）和自动温度
特征
VDD=1.7~1.95V
vddq=1.7~1.95v；
数据宽度：x16/x32时钟频率：200MHz（-5）、166MHz（-6）、133MHz（-75）部分数组自刷新（pasr）自动温度补偿自刷新（ATCSR）断电模式深功率下降模式（DPD模式）可编程输出缓冲驱动器强度四家内部银行同时经营用于写入数据的数据掩码（dm）空闲期间的时钟停止能力每个突发访问的自动预充电选项数据输出的双数据速率差分时钟输入（CK和CK）双向，数据选通（DQ）
方块图
简化状态图
初始化
lpddr sdram必须以预定义的方式启动和初始化。指定的操作过程以外的操作过程可能会导致未定义的操作。如果设备电源中断，应遵循初始化程序。设备初始化要遵循的步骤如下所示。
模式寄存器和扩展模式寄存器没有默认值。如果在初始化过程中未对它们进行编程，则可能导致未指定的操作。在从步骤1到11正确初始化设备之前，时钟停止功能不可用。
l 步骤1：提供电源，必须同时启动设备核心电源（VDD）和设备I/O电源（VDDQ），以防止设备锁定。虽然不是必需的，但建议VDD和VDDQ来自同一个电源。同时断言并保持LVCMOS逻辑高电平的时钟使能（CKE）
l 步骤2：一旦系统建立了一致的设备电源，并且CKE被驱动得很高，就可以安全地应用稳定的时钟。
l 步骤3：在向dram发出任何命令之前，必须至少有200μs的有效时钟。在此期间，必须在命令总线上发出nop或deselect命令。
l 第4步：发出预充电全部命令。
l 第5步：至少在trp时间内提供nops或deselect命令。
l 步骤6：发出一个自动刷新命令，然后是nops或deselect命令，至少执行一段trfc时间。发出第二个自动刷新命令，然后是nops，或者至少在trfc时间内取消选择命令。注意：作为初始化序列的一部分，必须发出两个自动刷新命令。典型的流程是在步骤6发布它们，但它们也可能在步骤10和11之间发布。
l 步骤7：使用mrs命令，对基本模式寄存器进行编程。设置所需的操作模式。
l 步骤8：至少在tmrd时间内提供nops或取消选择命令。
l 步骤9：使用mrs命令，为所需的操作模式编程扩展模式寄存器。注：编程的基本和扩展模式寄存器的顺序并不重要。
l 步骤10：至少在tmrd时间内提供nop或deselect命令。
l 步骤11:DRAM已正确初始化，并准备好执行任何有效命令。
初始化流程图
初始化波形序列
式寄存器设置操作
模式寄存器用于定义lpddr sdram的特定操作模式。此定义包括突发长度、突发类型和cas延迟的定义，如下图所示。
模式寄存器通过模式寄存器设置命令（BA0=0和BA1=0）进行编程，并将保留存储的信息，直到重新编程、设备进入深度断电模式或设备断电。
模式寄存器位a0-a2指定突发长度，a3指定突发类型（顺序或交织），a4-a6指定cas延迟。逻辑0应编程为所有未定义的地址位，以确保将来的兼容性。
模式寄存器必须在所有组都空闲且没有脉冲正在进行时加载，并且控制器必须在启动任何后续操作之前等待指定的时间tmrd。违反这些要求将导致未指定的操作。
不应使用保留状态，因为可能导致未知操作或与未来版本不兼容。
模式寄存器定义
突发长度
对lpddr sdram的读写访问是面向突发的，突发长度和突发类型是可编程的。
突发长度决定了对于给定的读或写命令可以访问的最大列位置。序列和交织突发类型都可以使用2、4或8个位置的突发长度。
当发出读或写命令时，有效地选择等于突发长度的列块。该突发的所有访问都在块内进行，这意味着如果到达边界，突发将在块内包装。
当突发长度设置为2时，块由a1-an唯一选择；当突发长度设置为4时，块由a2-an唯一选择；当突发长度设置为8时，块由a3-an唯一选择（其中an是给定配置的最有效列地址位）。剩余（最低有效）地址位用于选择块内的起始位置。编程的突发长度适用于读和写突发。
突发类型
给定突发内的访问可以被编程为顺序的或交错的；这被称为突发类型，并通过比特a3来选择。突发内访问的顺序由突发长度、突发类型和起始列地址决定，如上表所示。
读取反应时间
读取延迟是读取命令的注册和第一个输出数据的可用性之间的延迟。延迟应设置为2或3个时钟。
如果在时钟边缘n处注册了读取命令，且延迟为3个时钟，则第一个数据元素将在n+2 tck+tac处有效。如果在时钟边缘n处注册了读取命令，且延迟为2个时钟，则第一个数据元素将在n+tck+tac处有效。
扩展模式寄存器描述
扩展模式寄存器控制超出模式寄存器控制的功能；这些附加功能包括输出驱动器强度选择和部分阵列自刷新（PASR）。PASR仅在自刷新模式下有效。
扩展模式寄存器通过模式寄存器设置命令（BA1=1和BA0=0）进行编程，并将保留存储的信息，直到重新编程、设备进入深度断电模式或设备断电。
扩展模式寄存器必须在所有组都空闲且没有脉冲正在进行时加载，并且控制器必须在启动任何后续操作之前等待指定的时间tmrd。违反这些要求将导致未指定的操作。
地址位a0-a2指定pasr，a5-a7指定驱动程序强度。逻辑0应编程为所有未定义的地址位，以确保将来的兼容性。
不应使用保留状态，因为可能导致未知操作或与未来版本不兼容。
状态寄存器读取
状态寄存器读取（srr）是jedec的一个可选特性，并在该设备中实现。使用srr，定义了一种从设备读取寄存器的方法。srr命令的编码与ba[1:0]=“01”的mrs相同。地址管脚（a[n:0]）对要读取的寄存器进行编码。目前在a[n:0]=0处只定义了一个寄存器。执行srr命令的顺序如下：
l 必须完成所有读/写操作
l 所有银行必须关闭
l 发出Ba=01的MRS（SRR）
l 等待TSRR
l 阅读发给任何银行/页面
l cas延迟周期过后，设备返回寄存器数据，就像正常读取一样。在发出读取命令后，可以向设备发出下一个命令tsrc。
srr读取的突发长度始终固定为长度2。
srr寄存器（a[n:0]=0）
状态寄存器读取时序图
笔记：
1. 只有在通电顺序完成后才能发出SRR。
2. SRR只能在所有银行预充的情况下发布。
3. srr cl与模式寄存器中的值保持不变。
4. SRR BL固定在2。
5. tsrr=2（最小值）。
6. tsrc=cl+1；（从读取到下一个有效命令的最短时间）
7. srr和read之间不允许有nop和des以外的命令。
局部矩阵自动刷新
对于部分数组自刷新（pasr），自刷新可以限制为整个数组的可变部分。可以选择整个数组（默认）、1/2数组或1/4数组。定义区域之外的数据将丢失。地址位a0到a2用于设置pasr。
自动温度补偿自刷新
该装置具有自动温度补偿自刷新功能。它根据设备温度自动调整刷新率，无需任何寄存器更新。为了保持向后兼容性，该设备具有自动TCSR，在EMRS编程期间忽略（不关心）地址位A3和A4的输入。
输出驱动强度
驱动器强度可以通过地址位a5和a6设置为满、半或四分之三强度。半驱动强度选项适用于较轻的负载或点对点环境。
命令
所有的命令（地址和控制信号）都记录在时钟的正边缘（CK的交叉点变高CK下降）。
操作
取消选择
取消选择功能（CS=high）防止lpddr sdram执行新命令。lpddr sdram被有效地取消选择。已在进行的操作不受影响。
禁止操作
no operation（nop）命令用于对选定的lpddr sdram（cs）执行nop=低）。这可以防止在空闲或等待状态下注册不需要的命令。已在进行的操作不受影响。
模式寄存器设置
模式寄存器和扩展模式寄存器通过地址输入加载。模式寄存器设置命令只能在所有列组空闲且没有脉冲正在进行时发出，并且在满足tmrd之前不能发出后续的可执行命令。
模式寄存器设置命令
模式寄存器设置命令定时
活跃的
在向lpddr sdram中的银行发出任何读或写命令之前，必须打开该银行中的一行。这是通过激活命令完成的：ba0和ba1选择银行，地址输入选择要激活的行。任何时候都可以有多家银行处于活动状态。
一旦行打开，就可以根据trcd规范向该行发出读或写命令。
只有在关闭前一行之后，才能对同一行中的另一行发出后续活动命令。同一组上两个连续激活命令之间的最小时间间隔由trc定义。
主动命令
在访问第一个银行时，可以向另一个银行发出后续的活动命令，这将减少行访问总开销。trrd定义了不同列上两个连续激活命令之间的最小时间间隔。
在向银行发出预充电命令（或具有自动预充电功能的读或写命令）之前，该行一直处于活动状态。
在同一银行中打开其他行之前，必须发出预充电（或使用自动预充电读取或使用自动预充电写入）命令。
银行激活命令循环
阅读
read命令用于启动对活动行的突发读取访问，突发长度在模式寄存器中设置。ba0和ba1选择银行，地址输入选择起始列位置。A10的值决定是否使用自动预收费。如果选择了自动预充电，则在读突发结束时对正在访问的行进行预充电；如果未选择自动预充电，则该行将保持打开状态以供后续访问。
读取命令
DQ的基本读取计时参数如下图所示；它们适用于所有读取操作。
基本读取定时参数
在读突发期间，dqs与输出数据一起由lpddr sdram驱动。dqs的初始低状态称为读取前导码；与最后一个数据输出元素一致的低状态称为读取后尾码。第一个数据输出元素与dqs的第一上升沿边缘对齐，连续的数据输出元素与dqs的连续边缘边缘对齐。如下图所示，cas延迟为2和3。
在完成读突发时，假设没有启动其他读命令，dq将转到high-z。
显示cas延迟的读突发
读到读
来自读突发的数据可以被后续的读命令连接或截断。来自新突发的第一个数据要么跟随完成突发的最后一个元素，要么跟随被截断的较长突发的最后一个所需元素。新的read命令应该在第一个read命令之后发出x个周期，其中x等于所需的数据输出元素对的数量（2n预取体系结构需要对）。如下图所示。
连续读脉冲
非连续读脉冲
读取命令可以在前一个读取命令之后的任何时钟周期上启动。非连续读取如下图所示。
随机读脉冲
可以在一个或多个页面中执行全速随机读取访问，如下图所示。
读突发终止
任何读突发的数据都可以用突发终止命令截断，如图所示。突发终止延迟等于读取（cas）延迟，即在读取命令之后x个周期发出突发终止命令，其中x等于所需的数据输出元素对。
读写
在发出后续的写入命令之前，必须完成或截断来自读突发的数据。如果需要截断，则必须使用突发终止命令，如下图所示，对于标称TDQ
读取至预充电
读突发之后可以跟在同一个组的预充电命令后面，或者用预充电命令截断（前提是未激活自动预充电）。预充电命令应在读取命令之后发出x个周期，其中x等于所需的数据输出元素对的数量。如下图所示。在预充电命令之后，在满足TRP之前，不能向同一银行发出后续命令。请注意，在访问最后一个数据输出元素期间，行预收费时间的一部分被隐藏。
在读取被执行到完成的情况下，在最佳时间（如上所述）发出的预充电命令提供与启用自动预充电的读取突发相同的操作。预充电命令的缺点是它要求命令和地址总线在适当的时间可用以发出命令。预充电命令的优点是可以用来截断脉冲。
读的突发终止
突发终止命令用于截断读取突发（禁用自动预充电）。在突发终止命令之前最近注册的读取命令将被截断。请注意，突发终止命令不是特定于银行的。
此命令不应用于终止写入脉冲。
书写
write命令用于启动对活动行的突发写访问，突发长度在模式寄存器中设置。ba0和ba1选择银行，地址输入选择起始列位置。A10的值决定是否使用自动预收费。如果选择了自动预收费，则在写入突发结束时将对正在访问的行进行预收费；如果未选择自动预收费，则该行将保持打开状态以供后续访问。
写入命令
基本写入定时参数
DQ的基本写计时参数如下图所示；它们适用于所有写操作。
出现在数据总线上的输入数据被写入存储器阵列，这取决于与数据一致的dm输入逻辑电平。如果给定的dm信号被注册为低，则相应的数据将被写入内存；如果dm信号被注册为高，则相应的数据输入将被忽略，并且不会对该字节/列位置执行写入。
写突发（最小和最大TDQ）
在写突发期间，第一个有效的数据in元素将在写命令之后的dqs的第一上升沿上注册，随后的数据元素将在dqs的连续边上注册。写命令和第一上升沿之间的dqs的低状态称为写前导码，在元素中最后一个数据之后的dqs上的低状态称为写后amble。
写入命令与dqs（tdqs）的第一个对应上升沿之间的时间是用相对较宽的范围指定的，范围从时钟周期的75%到125%。下图显示了4个突发的TDQ的两个极端，在突发完成时，假设没有启动其他命令，DQ将保持高-Z，并且任何额外的输入数据将被忽略。
从写到写
任何写突发的数据都可以用后续的写命令连接或截断。在这两种情况下，都可以保持输入数据的连续流动。新的写入命令可以在前一个写入命令之后的时钟的任何正边缘上发出。
新突发中的第一个数据输入元素应用于完成突发的最后一个元素或被截断的较长突发的最后一个所需数据元素之后。新的write命令应该在第一个write命令之后发出x个周期，其中x等于元素对中所需的数据数。
级联写突发
非连续写脉冲
非连续写入突发的示例如下图所示。
随机写入周期
可以在一个或多个页面中执行全速随机写入访问，如下图所示。
读写
任何写突发的数据后面都可以跟着后续的读取命令。
非中断读写
要在不截断写突发的情况下跟踪写操作，应该满足twtr的要求，如下图所示。
中断读写
如下图所示，任何写突发的数据都可以被后续的读取命令截断。请注意，在twtr周期之前注册的成对数据只会写入内部数组，中的任何后续数据都必须用dm屏蔽。
写入预充电
任何写入突发的数据之后，都可以向同一个组发出后续预充电命令（前提是未激活自动预充电）。为了在不截断写突发的情况下跟踪写操作，应该满足twr的要求，如下图所示。
无中断预充电写入
中断预充电写入
任何写突发的数据都可以被后续的预充电命令截断，如下图所示。请注意，只有在twr周期之前注册的成对数据才会写入内部数组，中的任何后续数据都应使用dm屏蔽，如图所示。在预充电命令之后，在满足TRP之前，不能向同一银行发出后续命令。
预充
预充电命令用于停用特定银行中的打开行或所有银行中的打开行。在发出预充电命令后的指定时间（trp）内，银行将可供后续行访问。
输入a10决定是否要对一个或所有银行进行预充电。如果只有一个银行要预充电，输入ba0，ba1选择银行。否则，ba0、ba1被视为“不在乎”。
一旦银行被预充电，它就处于空闲状态，必须在发出任何读或写命令之前激活。如果该行中没有打开的行，或者先前打开的行已经在预充电过程中，则预充电命令将被视为NOP。
预充电命令
自动预充电
自动预充电是一种功能，它执行与上述相同的单个蓄电池组预充电功能，但不需要显式命令。这是通过使用A10（A10=高）来实现的，以便结合特定的读或写命令启用自动预充电。在读或写突发完成时，用读或写命令寻址的银行/行的预充电被自动执行。自动预充电是非持久性的，因为它可以为每个单独的读或写命令启用或禁用。
自动预充电确保预充电在脉冲群内的最早有效阶段启动。在预共享时间（trp）完成之前，用户不得向同一银行发出另一个命令。这就如同在尽可能早的时间发出了明确的预充电命令一样，如本规范的操作部分中对每种突发类型所述。
刷新要求
lpddr sdram设备需要在任何滚动64ms间隔内刷新所有行。每次刷新都是通过以下两种方式之一生成的：通过显式的自动刷新命令，或通过自刷新模式下的内部定时事件。将设备行数除以滚动的64ms间隔定义了平均刷新间隔（trefi），这是控制器进行分布式刷新计时的指导原则。
自动刷新
在lpddr sdram的正常操作期间使用自动刷新命令。此命令是非持久性的，因此必须在每次需要刷新时发出。
刷新寻址由内部刷新控制器生成。lpddr sdram需要以trefi的平均周期间隔执行自动刷新命令。
自动刷新命令
自荐
自刷新命令可用于在lpddr sdram中保留数据，即使系统的其余部分已关机。当处于自刷新模式时，lpddr sdram保留数据而不进行外部时钟。lpddr sdram设备有一个内置计时器，以适应自刷新操作。自刷新命令的启动方式与自动刷新命令类似，只是CKE低。除CKE外的输入信号在自刷新期间是“无所谓”的。用户可以在注册自刷新命令后一个时钟停止外部时钟。
命令注册后，必须将CKE保持在低位，以使设备保持在自刷新模式。在自刷新操作期间，时钟在内部被禁用以节省电源。设备必须保持自刷新模式的最短时间是trfc。
退出自我刷新的过程需要一系列命令。首先，时钟必须是稳定的，在CKE回到高位之前。一旦注册了自刷新退出，就必须满足至少TXS的延迟，然后才能向设备发出有效的命令，以允许正在进行的任何内部刷新完成。
自刷新模式的使用引入了一种可能性，即当CKE从自刷新模式退出时，内部定时刷新事件可能被错过。在退出自刷新时，建议使用额外的自动刷新命令。
在自刷新模式中，存在一个附加的节能选项：部分阵列自刷新（PASR）；它在扩展模式寄存器部分中描述。
自刷新命令
背对背自动刷新周期
自刷新条目和Exit
断电
当CKE注册为低时进入关机状态（不能进行任何访问）。如果在所有气缸组都处于空闲状态时断电，则此模式称为预充电断电；如果在任何气缸组中有一行处于活动状态时断电，则此模式称为活动断电。
输入掉电将停用输入和输出缓冲区，不包括ck、ck还有克。在断电模式下，必须保持CKE低，所有其他输入信号都是“不关心”。最小断电持续时间由TCKE指定。但是，关机时间受设备刷新要求的限制。
当CKE注册高（伴随着NOP或DESECURCED命令）时，断电状态同步退出。一个有效的命令可以在退出电源后应用TXP。
断电模式下的时钟停止，请参阅本规范中的时钟停止小节。
掉电录入和Exit
深功率下降
深功率下降（DPD）模式使备用电流非常低。在这种模式下，lpddr sdram内的所有内部电压发生器都将停止，所有内存数据都将丢失。模式寄存器和扩展模式寄存器中的所有信息都将丢失。
使用突发终止命令进入深度断电，但CKE注册为低。在进入DPD模式之前，所有银行必须处于空闲状态，数据总线上没有任何活动。在此状态下，CKE必须保持在恒定的低状态。
为了退出DPD模式，在时钟稳定之后，CKE取高，NoP命令必须保持至少200μs。在200μs之后，初始化序列所定义的步骤4到11之后需要完全重新初始化。
深陷电源和Exit
时钟停止
在空闲期间停止时钟是降低功耗的有效方法。
在以下情况下，lpddr sdram支持时钟停止：
l 最后一个命令（激活、读取、写入、预充电、自动刷新或模式寄存器设置）已执行至完成，包括读取突发期间的任何数据输出；每个访问命令的时钟脉冲数取决于设备的交流定时参数和时钟频率；l已满足相关定时条件（trcd、twr、trp、trfc、tmrd）；
l CKE被高举
当所有条件都满足时，设备处于“空闲状态”或“行活动状态”，时钟停止模式可在CK保持低和CK的情况下进入高高举起。
时钟停止模式是通过重新启动时钟退出。在应用下一个访问命令之前，必须至少发出一个nop命令。根据系统特性，可能需要额外的时钟脉冲。
下图显示时钟停止模式的进入和退出。
l 最初设备处于时钟停止模式
l 时钟以t0的上升沿和命令输入上的nop重新启动
l 对于T1，一个有效的访问命令被锁存；这个命令后面跟着NOP命令，以便在这个访问命令完成时允许时钟停止
l tn是用t1锁定的访问命令所需的最后一个时钟脉冲
l 时钟可以在tn之后停止
时钟停止模式条目和Exit
