174点击型号即可查看芯片规格书
FDMF6704A点击型号即可查看芯片规格书
X7R点击型号即可查看芯片规格书
好处：优点超紧凑尺寸-6毫米x 6毫米mlp，与传统的8毫米x 8毫米drmos封装相比节省44%的空间。充分优化系统效率。清晰的电压波形，减少振铃。高频操作。特点超紧凑热增强6毫米×6毫米MLP封装84%比传统的离散解决方案小。同步驱动器加场效应管多芯片模块。高电流处理35 A。超过93%的峰值效率。逻辑电平脉宽调制输入。Fairchild的PowerTrench174;5技术MOSFET，用于清洁电压波形和减少振铃。对于高达1 MHz的开关频率进行了优化。跳过模式SMOD[低侧门关闭]输入。fairchild-syncfettm[集成肖特基二极管]技术在低边mosfet中的应用。集成自举肖特基二极管。用于穿透保护的自适应门驱动定时。驱动器输出禁用功能[解除引脚]。欠压锁定（UVLO）。仙童绿色包装和符合RoHS标准。低调的SMD封装。一般描述XSTM DRMOS系列是Fairchild的下一代完全优化，超紧凑，集成MOSFET加驱动电源级解决方案，用于大电流，高频同步降压DC-DC应用。fdmf6704a xstm drmos集成了一个驱动芯片，两个功率mosfet和一个自举肖特基二极管到一个热增强，超紧凑的6毫米x 6毫米mlp封装。采用集成的方法，在驱动器和MOSFET动态性能、系统电感和RDS（ON）方面对整个开关功率级进行了优化。这大大减少了与传统的离散解决方案相关联的封装寄生和布局挑战。xstm drmos采用fairchild的高性能powertrenchtm 5 mosfet技术，大大减少了同步buck变换器应用中的振铃现象。powertrenchtm 5可以消除buck变换器应用中对缓冲电路的需求。驱动集成电路采用了先进的功能，如SMOD，以提高轻载效率。5 V门驱动器和改进的PCB接口优化的最大低侧FET裸露焊盘面积，确保更高的性能。此产品与新的英特尔6毫米x 6毫米drmos规格兼容。应用紧凑型刀片服务器V核、非V核和VTT DC-DC转换器。台式计算机V-Core、非V-Core和VTT DC-DC转换器。工作站V型芯、非V型芯和VTT型DC-DC变换器。游戏主板V型芯、非V型芯和VTT型DC-DC转换器。游戏控制台。大电流DC-DC负载点（POL）转换器。网络和电信微处理器电压调节器。小型电压调节器模块。
描述
操作电路描述FDMF6704A是一个驱动加FET模块优化同步降压转换器拓扑结构。正确驱动高侧和低侧mosfet只需要一个pwm输入信号。每个部件都能驱动高达1兆赫的速度。Low Side驱动器的低侧驱动器（GL）的目的是驱动地面参考低RDS（on）N沟道MOSFET。gl的偏压在vdrv和cgnd之间是内在联系的。当驱动器启用时，驱动器的输出与脉宽调制输入相差180°。当驱动器被禁用（disb=0v）时，gl保持在低位。高侧驱动器的高侧驱动器（GH）被设计为驱动浮动N沟道MOSFET。高压侧驱动器的偏置电压由一个由内部二极管和外部自举电容（cboot）组成的自举电源电路产生。在启动过程中，vswh保持在pgnd，允许cboot通过内部二极管向vdrv充电。当脉宽调制输入变高时，GH将开始对高压侧mosfet的栅极（Q1）充电。在这个转换过程中，电荷从cboot中移除，并传送到q1的栅极。当Q1开启时，VSWH上升到VIN，迫使引导针进入VIN +VC（引导），这为Q1提供足够的VGS增强。为了完成切换周期，q1通过将gh拉到vswh来关闭。当vswh降到pgnd时，cboot再充电到vdrv。gh输出与pwm输入同相。当驾驶员被禁用时，高侧门保持在低位。SMOD SMOD（跳过模式）功能允许在轻载条件下提高转换器效率。在SMOD过程中，LS FET被禁用，并防止输出帽放电。当SMOD引脚拉高时，同步降压转换器将在同步模式下工作。当SMOD引脚拉低时，LS FET关闭。
SMOD功能没有内部电流感应。该SMOD插销连接到PWM控制器，当控制器检测轻负载条件时，该控制器能够自动或禁用SMOD。正常情况下，该引脚处于低激活状态。自适应栅极驱动电路的驱动IC体现了一种先进的设计，确保最小MOSFET死区时间，同时消除潜在的穿透（交叉传导）电流。它感知MOSFET的状态，并自适应地调整栅极驱动器，以确保它们不同时进行。有关时序波形参见图4。为了防止在低到高切换过渡期间的重叠（Q2关闭到Q1 on），自适应电路监视GL引脚处的电压。当脉宽调制信号变高时，q2将在一些传播延迟（tpdll）后开始关闭。一旦GL引脚放电低于1 V，Q1开始打开后自适应延迟TDHH。为了防止在高到低过渡期间的重叠（Q1到Q2上），自适应电路监视VSWH引脚处的电压。当脉宽调制信号变低时，Q1将在一些传播延迟（TPDHL）后开始关闭。一旦VSWH引脚低于1 V，Q2开始开启后自适应延迟TDLH。此外，还监测了第一季度的VGS。当VGS（Q1）被低放电时，启动第二自适应延迟，这导致Q2在250 ns之后被驱动，而不管VSWH状态如何。该功能被实现以确保CBOOT被重新充电每个开关周期，特别是对于功率变换器正在下沉的电流和VSWH电压不低于1 V自适应阈值的情况。250 ns的二次延迟比TDTLH长。
应用信息：电源电容器的选择对于fdmf6704a的电源输入（vcin），建议使用局部陶瓷旁路电容器来降低噪声并提供峰值电流。至少使用1F、X7R或X5R电容器。将此电容器靠近FDMF6704A VCIN和PGND引脚。引导电路引导电路使用电荷存储电容器（CBOOT），如图23所示。100nF、X7R或X5R电容器的自举电容足够。为了提高开关噪声抗扰度，需要一个串联的自举电阻。VCIN滤波器VDRV引脚提供功率的高侧和低侧功率场效应管栅极驱动器。在大多数情况下，它可以直接连接到VCIN，该引脚为驱动器的逻辑部分提供电源。对于额外的抗扰度，可以在VDRV和VCIN之间插入RC滤波器。建议值为10欧姆和1F。印刷电路板布局指南图显示了FDMF6704A和关键部件的正确布局示例。所有的大电流路径，如vin、vswh、vout和gnd铜，都应该是短而宽的，以获得更好和稳定的电流流、热辐射和系统性能。以下是pcb设计者应该考虑的一个准则：1.输入陶瓷旁路电容器必须接近fdmf6704a的vin和pgnd引脚，以帮助减少开关操作引起的输入电流纹波分量。2.vswh铜记录道有两个用途。除了作为从drmos封装到输出电感的高频电流路径外，它还用作drmos封装中较低fet的散热片。磁道应足够短和宽，以便在drmos和电感器之间呈现高频、大电流流的低阻抗路径，以最小化损耗和温升。请注意，vswh节点是具有高噪声电位的高压高频开关节点。应注意尽量减少与相邻记录道的耦合。此外，由于该铜迹线还充当下部FET的散热器，必须权衡使用最大面积来改善DRMOS冷却，同时保持可接受的噪声发射。三.输出电感位置应尽可能靠近FDMF6704A，以降低由于铜痕造成的功率损耗。应小心，以使电感耗散不会加热drmos。四.输出级使用的PowerTrench®5 mosfet在最小化振铃方面非常有效。在大多数情况下，不需要减震器。如果使用缓冲器，则应将其放置在FDMF6704A附近。电阻器和电容器的尺寸应适合功耗。5.将陶瓷旁路电容器和引导电容器尽可能靠近FDMF6704A的VCIN和引导引脚，以确保清洁和稳定的电源。还应考虑布线宽度和长度。6.包括从相位到VSWH的跟踪，以改善噪声容限。尽可能短的追踪。
7.布局应该包括在启动帽和启动引脚之间插入一个小值串联启动电阻的选项。引导环大小，包括RBOOT和Cboot，应该尽可能小。启动电阻通常不是必需的，但是在改善多相设计中的噪声操作裕度方面是有效的，该多相设计可能由于接地跳动和高负VSWH振铃而产生噪声问题。vin和pgnd管脚处理频率高于100mhz的大电流瞬变。如果可能的话，这些封装引脚应该直接连接到车辆识别号和板接地平面。不鼓励使用与这些管脚串联的散热痕迹，因为这会增加电源路径的电感。这种与pgnd管脚串联的附加电感将通过增加负vswh振铃而降低系统的抗噪声能力。8.cgnd焊盘和pgnd引脚应采用多通孔平面接地铜连接，以保证稳定接地。接地不良会在cgnd和pgnd之间产生噪声瞬态偏移电压电平。这可能导致栅极驱动器和mosfet的故障运行。9.启动引脚的振铃最有效地通过启动电容器的紧密放置来控制。不要给PGND电容器增加额外的保护套。这可能会导致流过引导二极管的电流过大。10.SMOD、DISB和PWM引脚没有内部上拉或下拉电阻器。它们不应该漂浮。这些插脚不应该有任何噪声过滤帽。11号。在每个铜区域上使用多个通孔以连接顶部、内部和底层，以帮助平滑电流和热传导。过孔应相对较大且电感合理。诸如Rboot、Cboot、RC缓冲器和旁路帽的关键高频部件应该位于靠近DRMOS模块和位于PCB的同一侧作为模块。如果不可行，则应通过低电感过孔网络从背面连接
