一般说明
AD9238是一个双路、3V、12位、20MSPS/40MSPS/65MSPS模数转换器（ADC）。它具有双高性能采样保持放大器（shas）和集成电压基准。AD9238采用带有输出纠错逻辑的多级差分流水线结构，以提供12位精度，并保证在高达65 msps数据速率的整个工作温度范围内不会丢失代码。宽频带，差分SHA允许多种用户可选择的输入范围和偏移量，包括单端应用。它适用于各种应用，包括在连续信道中切换满标度电压电平的多路复用系统，以及在远远超过奈奎斯特速率的频率下采样输入。
双单端时钟输入用于控制所有内部转换周期。占空比稳定器是可用的，可以补偿时钟占空比的广泛变化，使转换器保持优良的性能。数字输出数据以二进制或二进制补码格式显示。超出范围信号指示溢出条件，它可以与最高有效位一起使用以确定低或高溢出。AD9238采用先进的CMOS工艺制造，采用无铅、节省空间的64引线LQFP或LFCSP，并在工业温度范围（-40°C至+85°C）内指定。
产品亮点
1、与AD9248兼容的引脚，14位20MSPS/40 MSPS/65 MSPS ADC。
2、速度等级选项为20毫秒/秒、40毫秒/秒和65毫秒/秒，允许在功率、成本和性能之间灵活选择，以适应应用程序。
3、低功耗：AD9238-65:65 msps=600兆瓦，AD9238-40:40 msps=330兆瓦，AD9238-20:20 msps=180兆瓦。
4、典型的信道隔离度为85分贝@f=10兆赫。
5、时钟占空比稳定器（AD9238-20/AD9238-40/AD9238-65）可在广泛的时钟占空比范围内保持性能。
6、多路数据输出选项允许从数据端口A或数据端口B进行单端口操作。
特征：集成双12位ADC；单个3 V电源操作（2.7 V至3.6 V）；信噪比=70分贝（至奈奎斯特，AD9238-65）；SFDR=80.5 dBc（至Nyquist，AD9238-65）；低功率：在65 msps时为300 mW/通道；差分输入，500兆赫，3分贝带宽；出色的串扰抗扰度>85分贝；灵活的模拟输入：1 V P-P至2 V P-P范围；偏移二进制或二进制补码数据格式；时钟占空比稳定器；输出datamux选项。
应用：超声波设备；直接转换或中频采样接收器；WB-CDMA、CDMA2000、WiMAX；电池供电仪表；手持式示波器；低成本数字示波器。
术语
孔径延迟
SHA性能从时钟输入的上升沿测量到当输入信号被保持转换时。
孔径抖动
连续采样的孔径延迟变化，表现为ADC输入端的噪声。
积分非线性（inl）
从负满标度到正满标度绘制的线的每个单独代码的偏差。用作负满标度的点在第一个代码转换之前出现1/2 lsb。正满标度定义为超过最后一个代码转换的1.5级LSB。从每个特定代码的中间到真正的直线测量偏差。
微分非线性（DNL，无缺码）理想的adc显示的代码转换正好是1 lsb间隔。dnl是这个理想值的偏差。保证在12位分辨率下没有丢失的代码表明所有4096代码必须存在于所有工作范围内。
偏移误差
当模拟值小于vin+=vin-，应发生大进位转换。偏移误差定义为实际过渡点与该点的偏差。
增益误差
第一个代码转换应发生在负满标度以上的模拟值1/2 LSB处。最后一次转换应发生在低于标称满标度1.5 lsb的模拟值处。增益误差是第一个和最后一个代码转换之间的实际差和第一个和最后一个代码转换之间的理想差的偏差。
温度漂移
零误差和增益误差的温度漂移指定从初始（25°C）值到tmin或tmax值的最大变化。
电源抑制
规范显示了满标度的最大变化，从供应处于最小极限时的值到供应处于最大极限时的值。
总谐波失真（THD）
前六个谐波分量的均方根和与被测输入信号的均方根值之比，表示为相对于峰值载波信号（dbc）的百分比或分贝。
信噪比测量输入信号的均方根值与奈奎斯特频率以下所有其他频谱分量的均方根和，包括谐波，但不包括直流电。sinad的值以db表示。
使用以下公式的有效位数（enob）：ENOB=（SINAD-1.76）/6.02；ENOB对于一个给定输入频率的正弦波输入装置，可以直接从其测量的Snad计算。
信噪比
测量输入信号的均方根值与奈奎斯特频率以下所有其他谱分量的均方根和之比，不包括前六次谐波和直流电。信噪比用分贝表示。
无杂散动态范围（SFDR）
输入信号的均方根振幅和峰值杂散信号之间的分贝差，可能是谐波，也可能不是谐波。
奈奎斯特抽样
当模拟输入的频率分量低于奈奎斯特频率（f/2）时，这通常被称为奈奎斯特采样。
中频采样
由于混叠的影响，adc不限于奈奎斯特采样。更高的采样频率在ADC输出上混叠到第一个奈奎斯特区（DC-F/2）。采样信号的带宽不应与奈奎斯特区和别名重叠。奈奎斯特采样性能受限于输入SHA的带宽和时钟抖动（抖动在较高输入频率下增加更多噪声）。时钟
双音SFDR
任一输入音的均方根值与峰值杂散分量的均方根值之比。峰值杂散分量可以是imd产品，也可以不是imd产品。
超出范围的恢复时间
从正满标度以上10%到负满标度以上10%，或从负满标度以下10%到正满标度以下10%的瞬态后，ADC重新获得模拟输入所需的时间。
串音
当相邻干扰信道由满标度信号驱动时，耦合到由（-0.5 dbfs）信号驱动的一个信道上。测量包括直接耦合和混合成分产生的所有杂散。
操作理论
AD9238由两个基于AD9235转换器核心的高性能ADC组成。除了共享的内部带隙参考源vref外，双adc路径是独立的。ADC路径中的每一个由专有前端SHA组成，随后由流水线开关电容ADC组成。流水线adc分为三个部分，包括4位第一级、8个1.5位级和最后一个3位flash。每个阶段都提供足够的重叠，以更正前面阶段中的闪存错误。每个级的量化输出通过数字校正逻辑块组合成最终的12位结果。流水线架构允许第一个阶段对新的输入样本进行操作，而其余阶段对前面的样本进行操作。采样发生在相应时钟的上升沿上。
管道的每个阶段（不包括最后一个阶段）都由一个低分辨率flash adc和一个剩余乘法器组成，用于驱动管道的下一个阶段。剩余乘法器使用flash adc输出来控制具有相同分辨率的开关电容数模转换器（dac）。dac输出从级的输入信号中减去，剩余部分被放大（倍增）以驱动下一个流水线级。剩余乘法器级也称为乘法dac（mdac）。在每个阶段中使用一位冗余，以便于对flash错误进行数字校正。最后一级由一个flash adc组成。
输入级包含一个差动SHA，它可以配置为交流或直流耦合在差分或单端模式。输出暂存块对齐数据，执行错误更正，并将数据传递到输出缓冲区。输出缓冲器由单独的电源供电，允许调整输出电压摆动。
模拟输入
AD923的模拟输入是一个差分开关电容器SHA，它被设计用于在处理差分输入信号时的最佳性能。SHA输入在宽的共模范围内接受输入。为了保持最佳性能，建议使用中电源的输入共模电压。
SHA输入是一个差分开关电容电路。在图32中，时钟信号交替地在样本模式和保持模式之间切换SHA。当SHA切换到采样模式时，信号源必须能够对采样电容充电，并在时钟周期的一半内稳定。与每个输入串联的小电阻可以有助于降低驱动源输出级所需的峰值瞬态电流。此外，可以将小并联电容器放置在输入端上，以提供动态充电电流。此无源网络在ADC输入端创建低通滤波器；因此，精确值取决于应用程序。
在欠采样应用中，应移除任何并联电容器。结合驱动源阻抗，它们限制了输入带宽。为了获得最佳的动态性能，驱动vin+和vin-的源阻抗应该匹配，以便共模调节误差是对称的。这些误差通过adc的共模抑制而减小。
内部差分参考缓冲器分别产生正参考电压和负参考电压reft和refb，它们定义了adc核心的跨距。参考缓冲器的输出共模设置为“中电源”，参考电压和参考电压范围定义为：
上述方程表明，reft和refb电压在中间供电电压附近是对称的，根据定义，输入跨距是vref电压值的两倍。
内部电压基准可以被引脚固定到0.5 V或1 V的固定值，或者在与内部参考连接部分中讨论的相同范围内调整。将ad9238设置为2v p-p的最大输入范围，可以获得最大的信噪比性能。从2vp-p模式转换到1vp-p模式时，相对信噪比降低3db。
SHA可以从保持信号峰值在所选参考电压的允许范围内的源驱动。最小和最大共模输入电平定义为：
最小共模输入电平允许AD9238适应接地参考输入。虽然通过差分输入可以获得最佳性能，但单端源可以驱动到vin+或vin-。在此配置中，一个输入接受信号，而另一个输入应通过将其连接到适当的参考设置为中刻度。例如，2伏P-P信号可应用于车辆识别号+，而1伏参考电压可应用于车辆识别号-。然后，ad9238接收在2v和0v之间变化的输入信号。在单端配置中，与差分情况相比，失真性能可能显著降低。但是，在较低的输入频率和较低的速度等级模型（AD9238-40和AD9238-20）中，这种影响不太明显。
差分输入配置
如前所述，在差分输入配置中驱动ad9238时实现最佳性能。对于基带应用，AD8138差分驱动器提供了优异的性能和与ADC的灵活接口。AD8138的输出共模电压容易设置为AVDD／2，并且驱动器可以配置在Salun密钥滤波器拓扑中，以提供输入信号的频带限制。
在第二奈奎斯特区及以上的输入频率，大多数放大器的性能不足以达到AD9238的真正性能。这尤其适用于采样频率在70mhz至200mhz范围内的欠采样应用。对于这些应用，差动变压器耦合是推荐的输入配置，如图33所示。
选择变压器时必须考虑信号特性。大多数RF变压器在低于几MHz的频率饱和，并且过大的信号功率也会导致核心饱和，从而导致失真。
单端输入配置
在成本敏感的应用中，单端输入可以提供足够的性能。在这种配置中，由于输入共模振荡大，sfdr和失真性能下降。然而，如果每个输入端的源阻抗匹配，对信噪比性能的影响应该很小。
时钟输入和注意事项
典型的高速adc使用两个时钟边缘来产生各种内部定时信号，结果，可能对时钟占空比敏感。通常，时钟占空比需要5%的公差，以保持动态性能特性。
AD9238为每个信道提供单独的时钟输入。在相同频率和相位下工作的时钟可获得最佳性能。异步对通道计时可能会显著降低性能。在一些应用中，希望使相邻信道的时钟定时发生偏移。AD9238的独立时钟输入允许信道之间的时钟定时偏差（通常为±1ns），而不会显著降低性能。
AD9238包含两个时钟占空比稳定器，每个转换器一个，用于重定时非采样边缘，提供具有标称50%占空比的内部时钟。当需要转换器适当的跟踪和保持时间来保持高性能时，在高速应用中保持50%的占空比时钟尤为重要。在PCB上的输入时钟上，很难保持一个严格控制的占空比。DCS可以通过连接DCS引脚高来实现。
占空比稳定器使用延迟锁定回路来创建非采样边缘。因此，采样频率的任何变化都需要大约2μs到3μs的时间，以允许dll获取并稳定到新的速率。
高速、高分辨率的adc对时钟输入的质量非常敏感。在仅由孔径抖动（t）引起的给定满量程输入频率（f）中的信噪比劣化可以计算为：
在方程中，rms孔径抖动t表示所有抖动源的根和平方，包括时钟输入、模拟输入信号和adc孔径抖动规范。欠采样应用对抖动特别敏感。
为了获得最佳性能，特别是在孔径抖动可能影响ad9238的动态范围的情况下，最小化输入时钟抖动是很重要的。时钟输入电路应使用稳定的基准；例如，使用模拟电源和接地平面为AD9238时钟输入生成有效的高电平和低电平数字。时钟驱动器的电源应与ADC输出驱动器电源分开，以避免用数字噪声调制时钟信号。低抖动，晶体控制振荡器是最好的时钟源。如果时钟是从其他类型的源（通过选通、除法或其他方法）生成的，则应在最后一步由原始时钟重定时。
功耗和待机模式
AD9238的功耗与其采样率成正比。数字（drvdd）功耗主要由数字驱动器的强度和每个输出位上的负载决定。数字驱动电流可以通过：
其中n是改变的位数，c是改变的数字管脚上的平均负载。
模拟电路具有最佳偏置，因此每个速度等级都能提供优异的性能，同时降低功耗。每个速度等级在低采样率下耗散基线功率，该采样率随时钟频率增加而增加。
AD923的任何一个通道都可以进入待机模式。通过断言pdwn_a或pdwn_b管脚独立完成。建议输入时钟和模拟输入在独立或完全待机期间保持静态，这将导致ADC的典型功耗为1 mW。注意，如果启用了dcs，则必须禁用独立断电通道的时钟。否则，在有源信道上会产生显著的失真。如果时钟输入在总待机模式下保持激活状态，则会产生12 mW的典型功耗。
当两个通道都处于完全断电模式（pdwn_a=pdwn_b）时，达到 (PDWN_A = PDWN_B = HI)。在这种情况下，内部引用将关闭。当一个或两个信道路径在断电后被启用时，唤醒时间与reft和refb去耦电容器的重新充电和断电的持续时间直接相关。通常情况下，在reft和refb上使用完全放电的0.1μf和10μf去耦电容器恢复完全工作大约需要5 ms。
数字输出
AD968输出驱动器可以配置为通过匹配DRVDD与接口逻辑的数字电源来与2.5 V或3.3 V逻辑族接口。输出驱动器的大小可以提供足够的输出电流来驱动各种各样的逻辑系列。然而，大的驱动电流往往会导致电源上的电流故障，从而影响转换器的性能。需要adc驱动大电容负载或大扇形输出的应用可能需要外部缓冲器或锁存器。
数据格式可选择为偏移二进制或二进制补码。有关详细信息，请参阅数据格式部分。
计时
AD9238提供具有七个时钟周期的管道延迟的锁存数据输出。数据输出在时钟信号上升沿后的一个传播延迟（t）可用。局部放电内部占空比稳定器可以启用在AD923 8使用DCS引脚。这提供了稳定的50%工作循环内部电路。
输出数据线的长度和负载应最小化，以减少AD9238内的瞬变。这些瞬变可以削弱变换器的动态性能。AD9238的最低典型转换速率为1 msps。当时钟速率低于1毫秒/秒时，动态性能可能会降低。单通道可以省电，节省中等功率。断电通道关闭内部电路，但参考缓冲区和共享参考保持通电。由于缓冲器和电压基准保持通电，唤醒时间减少到几个时钟周期。
数据格式
AD923数据输出格式可配置为二进制补码或偏移二进制。这由数据格式选择pin（dfs）控制。将dfs连接到agnd会产生偏移二进制输出数据。相反，将dfs连接到avdd会将输出数据格式化为两个补码。
来自双ADC的输出数据可以复用到单个12位输出总线上。多路复用通过切换mux_select位来完成，该位将信道数据定向到相同或相反的信道数据端口。当mux_select为逻辑高电平时，信道a数据被定向到信道a输出总线，信道b数据被定向到信道b输出总线。当mux_select为逻辑低时，信道数据被反转，即信道a数据被定向到信道b输出总线，信道b数据被定向到信道a输出总线。通过切换mux_select位，可以在任一输出数据端口上使用多路数据。
如果ADC以同步的定时运行，这个相同的时钟可以应用到MUXYSELY PIN。CKKYA、CLKHYB和MUXYSEAD之间的任何歪斜都会降低交流性能。建议保持时钟偏差<100ps。在mux_选择上升沿后，任何一个数据端口都有各自信道的数据；在下降沿后，备用信道的数据放在总线上。通常，其他未使用的总线将通过设置适当的oeb高来禁用，以降低功耗和噪声。图34显示了多路复用模式的示例。当多路复用数据时，数据速率是采样速率的两倍。注意，在这种模式下，两个通道都必须保持激活状态，并且每个通道的断电引脚必须保持低电平。
电压基准
AD9238内置了稳定、准确的0.5V电压基准。输入范围可以通过改变施加到AD923的参考电压来调节，使用内部参考具有不同的外部电阻器配置或外部施加的参考电压。adc的输入范围跟踪参考电压的线性变化。如果ADC通过变压器差分驱动，则可以使用基准电压偏置中心抽头（共模电压）。
内部参考连接
AD9238中的比较器检测传感管脚处的电位，并将参考配置为四种可能的状态，如表7所示。如果传感器接地，参考放大器开关连接至内部电阻分压器（见图35），将VREF设置为1 V。将传感器引脚连接至VREF将参考放大器输出切换至传感器引脚，完成回路并提供0.5 V参考输出。如图36所示，如果连接了电阻分压器，则开关再次设置为检测引脚。这使参考放大器处于非垂直模式，VREF输出定义为：
在所有参考配置中，reft和refb驱动adc核心并建立其输入范围。ADC的输入范围始终等于内部或外部参考的参考引脚电压的两倍。
可能需要使用外部基准来提高adc的增益精度或改善热漂移特性。当多个adc彼此跟踪时，可能需要单个参考（内部或外部）以将增益匹配误差降低到可接受的水平。还可以选择高精度的外部基准来提供较低的增益和偏移温度漂移。图37显示了内部基准在1V和0.5V模式下的典型漂移特性。当检测管脚绑定到avdd时，内部引用被禁用，允许使用外部引用。内部参考缓冲器用等效的7kΩ负载加载外部参考。内部缓冲区仍然为adc核心生成正负满标度参考（reft和refb）。输入范围总是参考电压值的两倍；因此，外部参考电压必须限制在最大1V。如果使用AD9238的内部参考电压驱动多个转换器以改善增益匹配，则必须考虑其他转换器对参考电压的加载。图38描述了负载对内部参考电压的影响。
AD9238 LQFP评估委员会
评估板支持AD9238和AD9248，有五个主要部分：时钟电路、输入、参考电路、数字控制逻辑和输出。下面是对每个部分的描述。表8显示了comment列中的跳线设置和注释假设。
评估板需要四个到TB1的电源连接：DUT的模拟电源、车载模拟电路电源、数字驱动器DUT电源和车载数字电路电源。建议使用单独的模拟和数字电源，每个电源上3 V为标称电压。每个电源在船上是分离的，每个IC包括DUT，在本地解耦。所有的地面都应该绑在一起。
时钟电路
时钟电路设计用于低抖动正弦波源，在驱动74vhc04十六进制逆变芯片（u8和u9）之前进行交流耦合和电平移位，其输出将时钟提供给部件。水平移位电路上的电位计（R32和R31）允许用户根据需要改变占空比。正弦波的振幅必须足够大，以便六角逆变器的跳闸点和电源内，以避免削波噪声。为了确保零件内部有50%的占空比，AD9238-65有一个片内占空比稳定器电路，该电路通过插入跳线JP11来启用。占空比稳定器电路只能在时钟频率高于40毫秒/秒时使用。
每个通道都有自己的时钟电路，但通常两个时钟管脚都由一个74VHC04驱动，焊料跨接线JP24用于将时钟管脚连接在一起。当时钟引脚连接在一起且仅使用一个74VHC04时，必须拆下另一个信道的串联端接电阻器（R54或R55，取决于使用的是哪一个逆变器）。
为每个信道创建一个数据捕获时钟，并将其发送到输出缓冲器，以便在需要时在数据捕获系统中使用。跳线JP25和JP26用于在必要时反转数据时钟，并可用于调试数据捕获定时。
问题。
模拟输入
AD9238通过差分输入获得最佳性能。评估板对每个通道有两个输入选项，一个变压器（xfmr）和一个ad8138，它们都执行单端到差分转换。xfmr具有最佳的高频性能，ad8138非常适合于直流评估、低频输入和在不加载单端信号的情况下差分驱动adc。
两个输入选项的共模电平被设置为从AVDD电源上的电阻分压器提供中频，但也可以用外部电源来驱动（使用测试点）TP12、TP13用于AD8138S和TP14、TP15用于XFMRS。为了在使用AD8138时降低满标度输入信号的失真，将JP17和JP22置于位置B，并将外部负电源置于TP10和TP11上。
为了获得最佳性能，在信号源之后、评估板之前使用低抖动输入源和高性能带通滤波器（见图39）。对于xfmr输入，使用焊料跳线jp13、jp14（用于通道a）和jp20、jp21（用于通道b）。
对于AD8138输入，通道A使用焊接跳线JP15、JP16，通道B使用JP18、JP19。从未使用的跳线上清除所有焊接。
参考电路
评估板电路允许用户通过一系列跳线选择参考模式，并在必要时提供外部参考。参考表9查找每个参考模式的跳线设置。板上的外部基准是一个简单的电阻分压器/齐纳二极管电路，由一个AD822（U4）缓冲。锅（R4）可以用来改变外部参考的水平，以精细调整ADC满刻度。
数字控制逻辑
评估板上的数字控制逻辑是一系列跳线和下拉电阻器，用作AD9238上以下管脚的数字输入：每个通道的断电和输出启用条、占空比恢复电路、双补输出模式、共享参考模式和MUX U选择管脚。正常操作跳线位置见表8。
输出
AD9238的输出（和前面讨论的数据时钟）由74VHC541S（U2、U3、U7、U10）缓冲，以确保DUT输出的正确负载，以及对系统下一部分的额外驱动能力。74VHC541S是锁存器，但在这个评估板上，它们是有线的，起缓冲作用。如果需要，可以使用JP30将数据时钟连接在一起。如果数据时钟已绑定，则必须删除R39或R40，具体取决于正在使用的时钟电路。
双ADC LFCSP印刷电路板
LFCSP PCB需要低抖动时钟源、模拟源和电源。PCB直接与模拟设备标准双通道数据采集板（HSC-ADCEVAL-DC）接口，该板与ADI的ADC Analyzer™软件一起允许快速的ADC评估。
电源连接器
电源通过三个可拆卸的四线电源板提供给电路板。
模拟输入
评估板接受2 V P-P模拟输入信号，该信号位于两个SMB连接器（输入A和输入B）的接地中心。这些信号在各自的变压器一次侧终止。T1和T2是宽带射频变压器，提供单端到差分转换，允许ADC差分驱动，最小化偶数阶谐波。模拟信号可以在变压器次级进行低通滤波，以减少高频混叠。
可选运算放大器
PCB已被设计为适应可选的AD8139运算放大器，可作为直流耦合应用的方便解决方案。要使用AD8139运放，请卸下C14、R4、R5、C13、R37和R36。放置r22、r23、r30和r24。
时钟
时钟输入缓冲在U5和U6的板上。这些门为车载锁存器u2和u4、adc输入时钟以及在输出连接器p3、p8处可用的dra和drb提供缓冲时钟。时钟可以在相应的时钟标记的定时跳线上倒置。时钟路径还提供各种终端选项。ADC输入时钟可以设置为绕过P2至P9和P10、P12的缓冲器。还可以放置可选的时钟缓冲器U3、U7。时钟输入可以在TIEA、TIEB（R20、R40）上桥接，以允许一个时钟从一个时钟源时钟两个信道；但是，通过驱动J2和J3获得最佳性能。
电压基准
ADC检测引脚引出至E41，通过将跨接导线从E41接地（E27）选择内部参考模式。通过在E41到E25和E30到E2之间放置跳线来选择外部参考模式。R56和R45允许可编程参考模式选择。
数据输出
ADC输出锁定在U2和U4的PCB上。ADC输出具有推荐的串联电阻，以限制开关瞬态对ADC性能的影响。
