1nm 的会有吗?业界预测，1nm 工艺制程最快可能在 2027 年试产、2028 年量产，个别厂商情况可能不同。目前，这个时间是按照台积电、三星公布的 3nm 及更先进制程的时间表推测的。这让机哥更好奇 1nm 之后的芯片了。
从目前的芯片制程技术上来看，1nm(纳米)确实将近达到了极限!为什么这么说呢?芯片是以硅为主要材料而制造出来的，硅原子的直径约0.23纳米，再加上原子与原子之间会有间隙，每个晶胞的直径约0.54纳米(晶胞为构成晶体的最基本几何单元)!1纳米只有约2个晶胞大小。
纳米也属于长度单位，可能很多人不了解它到底有多小?毫米(mm)、厘米(cm)、米(m)大家都比较熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。单位长度由大到小排列依次为：米(m)、分米(dm)、厘米(cm)、毫米(mm)、微米(μm)、纳米(nm)，1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相当于1米平均分成10亿份!每一份为1nm。
芯片的常常用90nm、65nm、40nm、28nm、22nm、14nm来表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于他们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。
机哥写粘芯片技术(Chiplet)那会儿，就有机友问过机哥。1nm 的芯片会有吗?什么时候来?到现在才半年时间，没想到啊!还没来。但是，有消息了。据报道，晶圆代工大厂都在积极布局更先进制程节点。业界预测，1nm 工艺制程最快可能在 2027 年试产、2028 年量产，个别厂商情况可能不同。目前，这个时间是按照台积电、三星公布的 3nm 及更先进制程的时间表推测的。台积电之前给出了 3nm、2nm 的信息。台积电 3 纳米今年内在台湾地区量产、2 纳米 2025 年量产。三星电子旗下晶圆代工部门则强调，2027 年自家最先进技术 1.4 纳米将导入量产。
台积电(TSMC)的1nm芯片制程技术正逐渐成形。在今年夏天公布其与美国麻省理工学院(MIT)和国立台湾大学(NTU)合作的结果后，台积电据传正计划在桃园打造1nm晶圆厂。据悉，新的1nm芯片生产设施将落脚桃园龙潭科学园区，台积电至今已在该科学园区经营两座半导体封测厂。
除了该公司的3nm芯片将于今年第四季度进入量产，台积电3nm制程节点的升级版—N3E也宣称将在2023年下半年开始实现商用化生产。接下来，到2025年时在其位于新竹的宝山厂量产2nm芯片也备受期待。而相较于其3nm芯片，预计台积电的2nm芯片处理速度可望提高10%至15%，同时功耗也可望降低25%至30%。
据悉，台积电超越3nm制程节点的先进制造技术目前正处于“探路”(pathfinding)阶段。然而，台积电在1nm技术取得突破这一事实则是一大关键进展。
随着半导体制程技术持续微缩，日益增加触点的电阻，因此，台积电和其他大型晶圆厂正致力于寻找具有极低电阻、可传输大电流且能用于量产的触点材料。今年5月，台积电宣布与MIT和NTU合作开发1nm制程节点的关键材料，但早前也曾为此澄清说，这些突破性进展并不一定能很快地用于商业化芯片生产。
在MIT、台湾大学和台积电共同发表的研究论文中描述了由金属诱导导电间隙而引发的制造挑战，以及单层技术如何受到这些金属诱导间隙的影响。此外，文中并建议采用后过渡金属铋和半导体单层过渡金属二硫化物以缩减间隙的尺寸，从而生产出比以往更小尺寸的2D晶体管。
二维材料，是指电子仅可在两个维度的纳米尺度(1-100nm)上自由运动(平面运动)的材料，如纳米薄膜、超晶格、量子阱。以石墨烯为代表的二维层状材料(two-dimensional layered materials，2DLMs)具有独特的电学、光学、力学、热学等性质，在电子、光电子、能源、环境、航空航天等领域具有广阔的应用前景。
在石墨烯被发现后，由于二维过渡金属硫族化合物(TMDCs)具有类似的结构，成为一种新型的类石墨烯材料。因此，除去石墨烯外，以过渡金属硫族化合物为代表的有MoS2、WS2、WSe2以及黑磷等材料，也被认为是2D材料。其中，研究最广泛的是二硫化钼MoS2。
台积电和MIT的团队已经采用包括二硫化钼(MoS2)、二硫化钨(WS2)和二硒化钨(WSe2)等各种现有半导体材料，展现其所实现的低触点电阻。理论上，与二硫化钼相比，电子应该更快的穿过二硫化钨(另一种 2D 材料)。但在英特尔的实验中，二硫化钼器件更胜一筹。
对于硅基芯片来说，1nm可能会是这条路线的终点，但是对于人类芯片来说，1nm绝对不会是终点的。
首先、硅基芯片未来会面临很大的发展限制。
一直以来芯片的材料都是以硅材料为主，但是随着芯片工艺的不断提升，传统硅基芯片正在逐渐逼近极限，它的极限在哪里呢?那就是1nm。
而1纳米之所以是硅基芯片的极限，这里面主要基于两点考虑：
第一、硅原子的大小。
芯片的就是将晶体管注入到硅基材料当中，晶体管越多性能越强，想要提升芯片的工艺，那就要提高单位芯片面积的晶体管数量。
但是随着芯片工艺的不断提升，单位硅基芯片能够承载的晶体管已经越来越饱和，毕竟硅原子的大小只有0.12nm，按照硅原子的这个大小来推算，一旦人类的芯片工艺达到一纳米，基本上就放不下更多的晶体管了，所以传统的硅脂芯片基本上已经达到极限了，如果到了1nm之后还强制加入更多的晶体管，到时的性能就会出现各种问题。
