一个完整的12GHz超低相位噪声分数n锁相环(PLL)的详细设计指南和特性报告

元器件信息   2023-08-03 10:47   211   0  

MAX9632   ;  MAX2880  点击型号即可查看芯片规格书 


芯片规格书搜索工具-icspec


本应用说明详细介绍了一个完整的带外部压控振荡器的12GHz超低相位噪声分数n锁相环(PLL)的设计。它由高性能分数n锁相环(MAX2880)、基于运放的有源环路滤波器(MAX9632)和12GHz VCO (SYNERGY DXO11751220-5)组成。

10098_ja9e_5033.png

图1所示、基于MAX2880的12GHz超低相位噪声分数n锁相环

主要特点:

  • 超低相位噪声:92飞秒RMS抖动(1kHz-20MHz)

  • 不需要外部分频器

  • 有源滤波器与调谐范围从0.5V到15V


这种高性能锁相环可用于产生混频器本振(LO)频率或ADC/DAC时钟,适用于微波点对点系统、测试和测量设备或汽车雷达。

相位噪声性能数据和详细的设置指南包括在这个应用程序说明。

性能结果:

锁相环总相位噪声通常由锁相环带内相位底噪声和压控振荡器相位噪声决定。为了构建超低相位噪声的锁相环,设计人员需要选择低相位噪声的压控振荡器和锁相环。MAX2880能够实现带内相位本底噪声,整数模式为-229dBc/Hz,分数低噪声模式为-225dBc/Hz。

表1和图2给出了该电路在12GHz和MAX2880不同模式下的相位噪声性能。

参数结果单位
载波频率12GHz
RMS抖动(整数模式)89飞秒
RMS抖动(分数低噪声模式)92飞秒
RMS抖动(分数低杂散模式)140飞秒
集成相位噪声(整数模式)-46.7dBc
集成相位噪声(分数低噪声模式)-46.2dBc
综合相位噪声(分数阶低杂散模式)-42.7dBc
集成限制1 - 20000千赫
VCO调谐范围-15 - 0.5V

10098_vuxa_6569.png

图2、12GHz相位噪声图

详细设置指南:

该设计需要MAX2880评估套件(EV套件)和12GHz外部VCO (Synergy DXO11751220-5)。

注意:MAX2880 EV套件中不包括Synergy VCO,需要对EV套件进行一些修改。

  1. 验证默认的MAX2880功能。请按照MAX2880 EV套件数据表了解详细的操作程序。

  2. 根据表2修改MAX2880 EV套件,并根据图3更改跳线位置。

部分(单位)改变默认的请注意
C1 (nF)开放10去除无源滤波器
R2A(欧姆)开放One hundred.去除无源滤波器
C2 (nF)开放One hundred.去除无源滤波器
R3(欧姆)开放47.5去除无源滤波器
C3 (nF)开放1去除无源滤波器
R4(欧姆)开放0去除无源滤波器
R27(欧姆)0开放连接有源滤波器
R26(欧姆)4300开放有源滤波器
C4 (pF)15开放有源滤波器
C101 (pF)150开放有源滤波器
R102(欧姆)560开放有源滤波器
C102 (pF)8200开放有源滤波器
R9机型(欧姆)开放16.9断开板载VCO
R9到NC116.9开放连接外部VCO
JP4 2针跳线开放连接下电板载VCO
JP5 3针跳线连接中心引脚至5P0_V(CC)开放电流输入+偏置
  1. 根据图4连接到EV套件。确保所有电源都处于关闭状态。

  2. 将VCO上电至+5V。

  3. 用+15V和+6V上电MAX2870 EV套件。

  4. 将MAX2880寄存器编程为所需模式:

    整数低噪声模式:003C0000、06000001、6F00CE22、00002503、00000004、00000005
    分数阶低噪声模式:003C0000、06000001、0F00FFFA、00000303、00000004、00000005
    分数阶Low-Spur模式:003C00C8、06000001、6F00CE22、00000B03、00000004、00000005


10098_zf82_2510.png

图3、跳线的位置

10098_c6ma_4377.png
图4、详细设置图


登录icspec成功后,会自动跳转查看全文
博客评论
还没有人评论,赶紧抢个沙发~
发表评论
说明:请文明发言,共建和谐网络,您的个人信息不会被公开显示。