OPA653点击型号即可查看芯片规格书
特征
•高带宽：500 MHz（G=+2 V/V）
•高转换率：2675 V/μs（4 V步进）
•出色的THD:–10 MHz时为71 dBc
•低输入电压噪声：6.1 nV/√Hz
•快速超速恢复：8 ns
•快速稳定时间（1%4-V步进）：7.9 ns
•低输入偏移电压：±1 mV
•低输入偏置电流：±10 pA
•高输入阻抗：1012Ω| | 2.5 pF
•内部增益设置电阻：G=+2 V/V或G=–1 V/V
•高输出电流：70毫安
应用
•测试和测量前端
•高输入阻抗探头
•数据采集卡
•示波器输入
•ADC输入放大器产品
说明
OPA653结合了一个非常宽频带电压反馈运算放大器和JFET输入级和内部增益设置电阻，实现了一个超高的动态范围放大器，用于+2v/V或-1v/V的固定增益应用。
+2-V/V带宽的500 MHz宽增益由非常高的2675-V/μs转换率和快速稳定时间补充，使其成为时域和面向脉冲应用的理想选择。
卓越的–72 dBc THD失真性能在10 MHz下使OPA653成为频域和FFT分析应用的最佳选择。
此外，低6.1-nV/√Hz电压噪声、低偏置电流和高阻抗JFET输入，支持非常低的噪声、宽带、高输入阻抗应用。例如高阻抗探头、数据采集卡和示波器前端。
典型特性：VS=±6 V
G=+2 V/V，RL=100Ω，TA=+25°C时，除非另有说明。
申请信息
宽带、无换向和逆变操作
OPA653是一个非常宽频带的电压反馈放大器，其内部增益设置电阻可设置+2v/V或-1v/V的固定增益和高阻抗JFET输入级。其500兆赫的极高带宽可用于以+2 V/V的增益传输高信号带宽，或者，如果从低阻抗源驱动，则可提供-1 V/V的增益。OPA653的设计提供非常低的噪声和精确的脉冲响应，低超调和振铃。为了实现OPA653的全面性能，需要仔细注意印刷电路板（PCB）布局和元件选择，如本数据表其余部分所述。
图21显示了作为典型特性基础的+2-V/V电路的非互易增益。大多数曲线的特征是使用具有50Ω驱动阻抗的信号源和显示50Ω负载阻抗的测量设备。在图21中，VIN+输入处的49.9-Ω并联电阻用于匹配测试发电机和电缆的源阻抗，而49.9-Ω系列输出电阻器VOUT为测量设备负载和电缆提供匹配阻抗。除非另有说明，否则数据表电压摆幅规格在非换向输入引脚VIN+或输出引脚VOUT处。
图22显示了OPA653在50Ω测试环境中的非转换增益为-1 V/V配置，用于测试典型特性。电路操作与图21基本相同，只是在VIN输入和接地之间使用了一个72.3-Ω的端接电阻器，因此与增益设置电阻器（RG=160Ω）一起，输入阻抗约为50Ω。作为预防措施，VIN+输入端接至接地，使用49.9-Ω电阻器，以避免输入端的单晶体管振荡；该值并不重要，但应注意避免较大的值，因为噪声的影响如下所述。
请注意，测试设备的72.3-Ω输入端接电阻器和50-Ω源阻抗将噪声增益修改为+1.84 V/V，并以+2 V/V的噪声增益对放大器进行最佳性能补偿。此补偿降低了相位裕度，并导致频率响应更高的峰值和更多的过冲/振铃在脉冲响应中。通过比较特征数据中的逆变和非逆变频率和脉冲响应图，可以看出这种影响。放大器相位裕度可以在使用逆变配置的应用中恢复，如果它是由非常低的阻抗源（如运算放大器）驱动的。
操作建议
设置电阻值以最小化噪声
OPA653提供低输入噪声电压图23显示了包含所有噪声项的运算放大器噪声分析模型。在这个模型中，所有的噪声项都被认为是以nV/√Hz或pA/√Hz表示的噪声电压或电流密度项。
总的输出点噪声电压可以计算为输出噪声电压贡献项的平方根。此计算将输出端的所有噪声功率叠加，然后取平方根返回到点噪声电压。方程1显示了输出噪声电压的一般形式，如图23所示。
将该表达式除以噪声增益=1+RF/RG，得到无反转输入时的等效输入参考点噪声电压，如等式2所示：
在方程2中加入高电阻值可以很快控制总等效输入参考噪声。由于增益设置电阻RF和RG是器件内部的，用户不能改变这种噪声贡献，噪声增益等于+2v/V。
但是，应注意RT值或其他源阻抗对不可逆性的影响输入。高-非转换输入上的电阻阻抗值会增加显著的噪声；例如，2.4 kΩ会增加一个等于放大器本身的约翰逊电压噪声项（6.2 nV/√Hz）。因此，虽然OPA653的JFET输入非常适合于图21所示的无反转配置中的高源阻抗应用，但整体带宽和噪声受到高源阻抗的限制。
驱动电容性负载
对运算放大器来说，最苛刻也是最常见的负载条件之一是电容性正在加载OPA653非常坚固，但在轻负载情况下应小心，这样输出电容不会导致稳定性降低、频率响应峰值增加、过冲，以及铃声。什么时候考虑到放大器的输出电阻，电容负载在信号通路中增加了一个极点，减小了相位裕度。对于标准运算放大器，有几种外部解决方案可以解决这个问题。因为OPA653有内部增益设置电阻，唯一的选择是使用串联输出电阻。此选项是一个很好的解决方案，因为当主要考虑频率响应平坦度、脉冲响应保真度和/或失真时，串联输出电阻是最简单和最有效的技术。其思想是通过在放大器输出和电容性负载之间插入一个串联隔离电阻RISO，将电容性负载与反馈回路隔离，如下图24所示。实际上，这种结构将相移与放大器的环路增益隔离，从而恢复相位裕度并提高稳定性。
典型特性显示了推荐的RISO与电容性负载性能（见图17）以及在1-kΩ负载下产生的频率响应。请注意，较低的电容性负载需要更大的RISO值。在这种情况下，使用了最大平坦频率响应的设计目标。如果可以容忍一些峰值，可以使用较低的RISO值。长的PCB线、不匹配的电缆以及到多个设备的连接都很容易降低OPA653的性能。始终仔细考虑这种影响，并尽可能靠近OPA653输出引脚添加推荐的串联电阻器（见电路板布局部分）。对于典型的10Ω负载，在低阻负载下（例如，10Ω负载）可以用低阻负载来表示。
失真性能
OPA653能够在高频下传输低失真。典型特征中的畸变图显示了各种情况下的典型畸变。通常，使用更高的电源电压（建议使用±6V）、较低的输出电压波动和较低的负载可获得最佳的失真性能。
在无反转配置中，总负载包括反馈网络，该值为RF+RG=320Ω之和，而在反向配置中，总负载仅为RF=160Ω（见图22）。
电源解耦对谐波失真性能至关重要。特别是，为了获得最佳的二次谐波性能，高频0.1-μF电源去耦电容器应尽可能靠近电源的正、负极引脚，并应将其置于远离输入引脚的单点接地上。
脉冲和瞬态响应
为了获得最佳脉冲和瞬态响应，OPA653应在+2 V/V的噪声增益配置中使用，输出端的电容最小，高频0.1-μF电源去耦电容器应尽可能靠近电源引脚。
注意：噪声增益+2 V/V是通过将VIN-与0-Ω点相连来实现的。在+2 V/V的非可逆增益应用中，VIN–应接地；在–1 V/V的反向增益应用中，VIN–应来自接近0Ω的电源，如运算放大器。
电路板布局
要获得最佳性能与高频放大器，如OPA653需要仔细注意PCB布局寄生和外部元件类型。可以优化设备性能的建议包括以下内容。
a） 寄生电容最小化所有信号输入/输出（I/O）引脚的任何交流接地。输出端和反向输入端上的寄生电容会导致不稳定：在非换向输入端，它会与源阻抗发生反应，导致无意中的频带限制。为了减少不必要的电容，信号I/O引脚周围的所有地面和电源平面上都应该打开一个窗口。否则，地面和动力飞机应该在其他地方保持完整。
b） 缩短距离（小于0.25英寸或6.35毫米）从电源引脚到高频0.1-μF去耦电容器。在设备引脚处，接地和电源平面布局不应靠近信号输入/输出引脚。使用远离输入引脚的单点接地，用于正、负电源高频0.1-μF去耦电容器。避免狭窄的电源和接地痕迹，以尽量减少引脚和去耦电容器之间的电感。电源连接应始终与这些电容器断开连接。电源引脚上还应使用较大的（2.2-μF至10-μF）去耦电容器，在较低频率下有效。这些较大的电容器可以放置在离设备稍远的地方，并且可以在PCB的相同区域中的多个设备之间共享。
c） 仔细选择和放置外部元件可以保持OPA653的高频性能。电阻器应为非常低的电抗类型。表面贴装电阻工作最好，并允许更紧凑的整体布局。金属膜和碳组成，轴向引线电阻也能提供良好的高频表演。再一次，使引线和PCB跟踪长度尽可能短。切勿在高频应用中使用线绕式电阻器。逆变输入管脚对寄生电容最敏感；因此，始终将反馈电阻放置在尽可能靠近负输入的位置。输出对寄生电容也很敏感；因此，将串联输出电阻（在本例中为RISO）尽可能靠近输出引脚。
其他网络元件，如非转换输入端接电阻器，也应放在靠近封装的地方。即使寄生电容很低，过高的电阻值也会产生显著的时间常数，从而降低器件性能。好的轴向金属膜或表面贴装电阻器与电阻器并联时大约有0.2 pF。对于大于1.5 kΩ的电阻值，该寄生电容会在500 MHz以下增加一个极和/或零，从而影响电路的运行。将电阻值保持在最低可能。使用小于500Ω的值会自动保持低电阻噪声项，并将寄生电容的影响降至最低。
d） 与板上其他宽带设备的连接可以通过短的直接记录道或通过板载传输线进行。对于短连接，将跟踪和到下一个设备的输入视为集中电容负载。应使用相对较宽的痕迹（50密耳至100密耳，或1.27厘米至2.54厘米）。估计总电容性负载，并根据推荐的RISO与电容性负载的关系图设置RISO（图17）。低寄生电容性负载（小于5 pF）可能不需要RISO，因为OPA653名义上是补偿的，可以在2-pF寄生负载下工作。
随着信号增益的增加（增加空载相位裕度），允许无RISO的更高寄生电容负载。如果需要较长的记录道，并且双端接传输线固有的6-dB信号损耗是可接受的，则使用微带线或带状线技术来实现匹配阻抗传输线（请参阅有关微带和带状线布局技术的ECL设计手册）。一个50Ω的环境通常不需要在船上，事实上更高的阻抗环境改善失真，如失真与负载曲线所示。根据电路板材料和迹线尺寸定义的特征电路板跟踪阻抗，从OPA653输出到跟踪的匹配串联电阻器以及目的地输入端的端接并联电阻器设备。记得吗终端阻抗是并联电阻和目的设备输入阻抗的并联组合：应设置总有效阻抗以匹配跟踪阻抗。如果传输线的衰减是不可接受的，则只能在长记录道6端终止传输线。在这种情况下，将跟踪视为电容性负载，并设置串联电阻值，如RISO与电容性负载的关系图所示（图17）。这种配置不能保持信号完整性以及双端接线路。如果目的设备的输入阻抗较低，则由于串联输出形成的分压器进入终端阻抗，会有一些信号衰减。
e） 不建议将OPA653等高速零件套接。插座引入的额外引线长度和管脚间电容会产生一个非常麻烦的寄生网络，几乎不可能实现平滑、稳定的频率响应。将OPA653直接焊接到电路板上可获得最佳效果。
输入和ESD保护
OPA653是建立在一个非常高速互补双极工艺。对于这些非常小的几何器件，内部结击穿电压相对较低。这些细分反映在绝对最大评级表中。如图25所示，所有设备引脚都由内部ESD保护二极管保护电源。
这些二极管提供适度的保护，以输入高于电源的过驱动电压。保护二极管通常可支持30毫安的连续电流。如果可能有更高的电流（例如，在带有±12-V电源部件的系统中驱动至OPA653），则应在两个输入端添加限流串联电阻器。保持这些电阻值尽可能低，因为高值会降低噪声性能和频率响应。
评估模块
原理图和PCB布局
图26是OPA653EVM示意图。PCB的第1层到第4层如图27所示。建议尽量遵循放大器附近外部部件的布局、接地层结构和电源布线。
