DAC7811点击型号即可查看芯片规格书
特征
•2.7V至5.5V电源操作
•50MHz串行接口
•10MHz倍频带宽
•±15V参考输入
•低故障能量：5nV-s
•扩展温度范围：-40°C至+125°C
•10导联MSOP包
•12位单调
•四象限乘法
•带断电检测的上电复位
•菊花链模式
•回读功能
•行业标准引脚配置
应用
•便携式电池供电仪器
•波形发生器
•模拟处理
•可编程放大器和衰减器
•数字控制校准
•可编程滤波器和振荡器
•复合视频
•超声波
说明
DAC7811是一个CMOS，12位，电流输出数模转换器（DAC）。该设备的工作电压从2.7V到5.5V，适合电池供电和许多其他应用。
此DAC使用与SPI兼容的双缓冲3线串行接口™，QSPI™,MICROWIRE™，以及大多数DSP接口标准。此外，当使用多个设备时，串行数据输出引脚（SDO）允许菊花链。数据回读允许用户通过SDO引脚读取DAC寄存器的内容。通电时，内部移位寄存器和锁存器填充零，DAC输出处于零刻度。
DAC7811具有优良的4象限乘法特性，具有10MHz的大信号倍频带宽。施加的外部参考输入电压（VREF）决定满标度输出电流。集成反馈电阻（RFB）提供温度跟踪和满标度电压输出时，结合外部电流电压精密放大器。
DAC7811采用10导联MSOP封装。
典型特性：VDD=+5V
TA=+25°C时，除非另有说明。
典型特性：VDD=+2.7V
TA=+25°C时，除非另有说明。
操作理论
DAC7811是一个单通道，电流输出，12位数模转换器（DAC）。该体系结构，如图25所示，是一个R-2R梯形图配置，其中有三个MSB分段。梯形图的每个2R支腿要么切换到IOUT1或IOUT2端子。DAC的IOUT1端子通过使用外部I/V转换器运算放大器保持在虚拟GND电位。R-2R梯形图连接到确定DAC满标度电流的外部参考输入VREF。R-2R梯形图对10kΩ±20%的外部参考提供了与代码无关的负载阻抗。外部参考电压可以在-15V到+15V的范围内变化，从而提供双极性输入电流操作。通过使用外部I/V转换器和DAC7811 RFB电阻器，可以生成–VREF到VREF的输出电压范围。
当使用外部I/V转换器和DAC7811 RFB电阻器时，DAC输出电压由方程式1给出：
确定各支腿的位置或代码。因为观察IOUT1终端的DAC输出阻抗随着代码的变化而变化，外部I/V转换器的噪声增益也会改变。因此，外部I/V转换器运算放大器必须具有足够低的偏移电压，以使放大器偏移不受DAC IOUT1终端阻抗变化的调制。由于偏移调制与DAC码相比，具有大偏移电压的外部运算放大器会在DAC7811的传输函数中产生INL误差。
为了获得DAC7811的最佳线性性能，建议使用低偏移电压运算放大器（如OPA277）（见图26）。该电路允许VREF从-10V摆动到+10V。
（1）、 ↓–负逻辑转换，默认CLK模式；↑+正逻辑转换；X=不在乎。
串行接口
DAC7811具有3线串行接口（SYNC、SCLK和SDIN），与SPI、QSPI和微线接口标准以及大多数数字信号处理器（DSP）设备兼容。有关典型写入顺序的示例，请参阅串行写入操作时序图（图28）。写入顺序从同步线的低电平开始。来自DIN线的数据被时钟送入SCLK下降沿的16位移位寄存器。串行时钟频率可高达50MHz，使DAC7811与高速DSP兼容。SDIN和SCLK输入缓冲区在同步较高时关闭，这将使数字接口的功耗最小化。同步变低后，数字接口将响应SDIN和SCLK输入信号，数据现在可以转移到设备中。如果在同步变低后，但在第一个活动时钟边缘之前出现非活动时钟边缘，则将忽略它。如果正在使用SDO引脚，则同步必须保持在低位，直到第16个活动时钟边缘之后的非活动时钟边缘之后。
输入移位寄存器
输入移位寄存器的宽度为16位，如图27所示。四个MSB是控制位C3–C0；这些位决定在菊花链模式下的同步上升沿或独立模式下的第16个活动时钟边缘执行哪个功能。剩下的12位是数据位。在加载和更新命令（C3–C0=0001）中，这12个数据位将被传输到DAC寄存器；否则，它们将不起作用。
同步中断（独立模式）
在正常的写入序列中，同步线在SCLK的至少16个下降沿保持在低位，并且DAC在第16个下降沿被更新。但是，如果SYNC在第16个下降沿之前处于高位，这将作为写入序列的中断。移位寄存器复位，写入序列被视为无效。DAC寄存器内容的更新和操作模式的改变都不会发生。
菊花链
DAC7811以菊花链模式通电，当两个或多个设备串联连接时，必须使用菊花链模式。当第一个设备的SDO输出连接到下一个设备的SDIN输入时，SCLK和SYNC信号在所有设备上共享，以此类推。在此配置中，链中的每个DAC7811需要16个SCLK周期。请参考图28的时序图。
对于菊花链配置中的n个设备，需要16n个SCLK周期来移动整个输入数据流。在下降同步后接收到16n个活动SCLK边缘后，数据流变得完整，同步可以提高到高水平以同时更新n个设备。
当同步被调高时，每个设备将执行其输入移位寄存器中由四个DAC控制位C3-C0定义的功能。例如，链中要用新数据更新的每个DAC的C3-C0必须为0001，而链中内容保持不变的每个DAC的C3-C0必须为0000。
当同步信号保持较低时，可首先发送包含确切SCLK周期数的连续流，然后在稍后提高同步。在同步上升沿之前什么都不会发生，然后链中的每个DAC7811将执行其输入移位寄存器中由四个DAC控制位C3-C0定义的功能。
控制位C3到C0
控制位C3到C0允许控制DAC的各种功能；见表2。DAC通电时的默认设置如下：时钟下降时，数据时钟进入移位寄存器；菊花链模式被启用。设备通电时，将零刻度加载到DAC寄存器和IOUT线路中。DAC控制位允许用户作为初始化序列的一部分来调整某些特性；例如，菊花链在不使用的情况下可能被禁用，活动时钟边缘可以被改变为上升沿，并且DAC输出可以被清除到零或中刻度。用户还可以发起DAC寄存器内容的回读以进行验证。
申请信息
稳定电路
对于电流-电压设计（见图29），DAC7811电流输出（IOUT）和与运算放大器逆变节点的连接应尽可能短，并符合正确的印刷电路板（PCB）布局设计实践。对于每个代码更改，都有一个步骤函数。如果运算放大器的增益带宽积（GBP）有限，并且反向节点的寄生电容过大，则增益峰值是可能的。因此，为了电路的稳定性，可以在设计中添加补偿电容器C1（1pF到5pF，典型值），如图29所示。
放大器选择
对于乘法数模转换器（MDAC）而言，选择合适的运算放大器有许多选择，也有许多不同之处。利用MDAC产生模拟信号是一个关键的方面。然而，也有其他问题需要考虑，如放大器噪声，输入偏置电流，偏置电压，以及MDAC分辨率和故障能量。表3和表4给出了一些适合于低功耗、快速稳定和高速应用的运算放大器。
正电压输出电路
如图30所示，为了产生正电压输出，将负参考输入到DAC7811。由于电阻公差误差，建议采用这种设计，而不是使用反向放大器来反转输出。对于负参考，参考电压的VOUT和GND电平移到虚拟接地，并通过运算放大器向DAC7811提供-2.5V输入。
双极输出段
DAC7811作为一个2象限乘法DAC，可以用来产生单极输出。满标度输出IOUT的极性与VREF下的输入参考电压相反。
有些应用需要完整的4象限倍增能力或双极输出摆动。如图31所示，外部运算放大器U3被添加为求和放大器，其增益为2X，将输出范围扩大到5V。通过使用基准电压偏移量U3的2.5V来实现4象限乘法电路。根据方程式2中给出的电路传输方程，从代码0到满标度的输入数据（D）产生的输出电压为VOUT=–2.5V到VOUT=+2.5V。
外电阻失配是图31中的重要错误。
可编程电流源电路
DAC7811可以集成到图32中的电路中，以实现改进的吼叫电流泵，用于精确的电压-电流转换。电路具有双向电流和高电压合规性。对于匹配的电阻网络，电路的负载电流如等式3所示：
公式3中R3的值可以减小以增加U3的输出电流驱动。U3可在两个方向上驱动±20mA，电压合规性由U3电源限制为15V。根据方程4，不建议由于输出阻抗ZO的变化而消除电路中的电路补偿电容器C1：
如等式4所示，在匹配电阻的情况下，ZO是无穷大的，并且电路最适合用作电流源。然而，如果使用不匹配的电阻，则ZO为正或负，负输出阻抗是振荡的潜在原因。因此，通过将C1合并到电路中，可以消除可能的振荡问题。对于关键应用，可以确定C1的值；但是对于大多数应用，建议使用几个pF的值。
交叉引用
DAC7811有一个行业标准的引脚。表5提供了交叉引用信息。
