A3980是带翻译的汽车DMOS微步驱动程序

元器件信息   2022-11-21 09:51   170   0  


芯片规格书搜索工具-icspec


特点和优点

▪ 典型应用,输出额定值高达±1 A,35 V

▪ 低RDS(开)输出,0.67Ω源,0.54Ω汇典型值

▪ 自动电流衰减模式检测/选择

▪ 3.0 V至5.5 V逻辑电源电压范围

▪ 混合、快速和慢速电流衰减模式

▪ 低功耗同步整流

▪ 内部OVLO、UVLO和热关机电路

▪ 交叉电流保护

▪ 对电源/接地短路和短路/低负载电流诊断

包装:带外露热垫的28针TSSOP(后缀LP)

0cbc793a-693f-11ed-bcbe-b8ca3a6cb5c4.png

说明

A3980是一个完整的微步电机驱动器与内置翻译,以便于操作。它被设计为在全阶、半阶、八阶和六阶模式下操作双极步进电机,电压高达35V和±1A。A3980包括一个固定关闭时间的电流调节器,能够在慢、快或混合衰减模式下操作。这会降低电机的可听噪声,提高步进精度,并降低功耗。

翻译是A3980易于实现的关键。只需在步进输入端输入一个脉冲就可以驱动马达一个微步。没有相序表、高频控制线或复杂的编程接口。A3980接口非常适合复杂μP不可用或负载过重的应用。

提供内部同步整流控制电路,以改善在脉宽调制操作期间的功耗。

内部电路保护包括:滞后热关机、过电压锁定(OVLO)、欠电压锁定(UVLO)和交叉电流保护。不需要特殊的通电顺序。此外,两个诊断故障标志指示电机绕组短路或开路。

A3980采用轻薄型(1.1 mm)28L TSSOP,带有外露热垫。该装置不含铅,100%哑光镀锡引线框架。

典型应用

0cbc793b-693f-11ed-bcbe-b8ca3a6cb5c4.png

功能框图

0cbc793c-693f-11ed-bcbe-b8ca3a6cb5c4.png0cbc793d-693f-11ed-bcbe-b8ca3a6cb5c4.png0cbc793e-693f-11ed-bcbe-b8ca3a6cb5c4.png0cbc793f-693f-11ed-bcbe-b8ca3a6cb5c4.png0cbc7940-693f-11ed-bcbe-b8ca3a6cb5c4.png0cbc7941-693f-11ed-bcbe-b8ca3a6cb5c4.png0cbc7942-693f-11ed-bcbe-b8ca3a6cb5c4.png

功能描述

设备操作。A3980是一个完整的微步马达驱动器,带有一个内置的转换器,操作简单,控制线最少。它被设计成在全阶、半阶、八阶和十六阶模式下操作双极步进电机。两个输出全桥和所有N通道DMOS场效应晶体管中的电流都由固定关断时间PMW(脉冲宽度调制)控制电路调节。在每个步骤中,每个全桥的电流由其外部电流检测电阻器(RS1或RS2)、参考电压(VREF)和其DAC的输出电压(依次由转换器的输出控制)的值设置。

通电时,转换器重置为初始状态,在此状态下,电机被驱动至初始微步位置,其中两个相位电流均设置为+70%。然后转换器将电压调节器设置为两相混合衰减模式。当阶跃输入上出现阶跃指令信号时,转换器自动将DAC排序到下一级和当前极性。(当前电平序列见表3)微步分辨率由输入MS1和MS2的组合效应设置,如表1所示。

在步进时,如果dac的新输出电平低于其先前的输出电平,则有源全桥的衰减模式(快衰减、慢衰减或混合衰减)由PFD输入设置。如果dac的新输出电平高于或等于其先前的电平,则活动全桥的衰减模式设置为慢衰减。这种自动电流衰减选择通过减少由电机反电动势引起的电流波形失真来改善微步进性能。

原点微步位置。通电时,或在VDD上的低电压引起的UVLO(欠压锁定)条件后,A3980中的转换器将电机重置到初始微步位置。这对应于45°位置,这是两个相电流均为+70%的步进。参考表3,对于全步模式,这是步骤1;对于半步,这是步骤2;对于第八步,这是步骤5;对于第十六步,这是步骤9。在表3和图5至图8中,指示了初始微步位置。

步骤输入(步骤)。步进输入上的一个从低到高的转换使翻译器按顺序排列,并使马达前进一个增量。转换器控制DAC的输入和每个绕组的电流方向。增量的大小由输入MS1和MS2的组合状态决定。

微步选择(MS1和MS2)。选择微步格式,如表1所示。对这些输入所做的任何更改在下一步上升边缘之前都不会生效。

方向输入(DIR)。这决定了马达的旋转方向。低时,方向为顺时针,高时,方向为逆时针。对该输入的更改在下一步上升边缘之前不会生效。

内部脉宽调制电流控制。每一个全桥都由固定断开时间的PWM电流控制电路控制,该电路将负载电流限制在理想值ITRIP。最初,一对对角的源和汇DMOS FET被启用,电流流过电机绕组和电流检测电阻器RS。当RS上的电压等于DAC输出电压时,电流检测比较器重置脉冲宽度调制锁存。然后,锁存器关闭源DMOS(在慢衰减模式下)或接收器和源DMOS(在快衰减模式或混合衰减模式下)。

跨导函数由电流限制的最大值itrimax(A)近似,该值由:

0cbc7943-693f-11ed-bcbe-b8ca3a6cb5c4.png

其中RS是感测电阻器的电阻(Ω),V REF是REF引脚(V)上的输入电压。

DAC输出以精确的步骤将VREF输出减少到电流感应比较器,使得:

0d9906ac-693f-11ed-bcbe-b8ca3a6cb5c4.png

(每一步的%itrimpax见表3。)

重要的是不要超过传感器引脚上的最大额定值(0.5 V)。对于全阶跃模式,VREF可以应用到VDD的最大额定值,因为峰值感测值是最大值的70%:

0d9906ad-693f-11ed-bcbe-b8ca3a6cb5c4.png

如表3所示。在所有其他模式下,VREF不应超过4V,因为峰值可达到VREF/8或100%。

固定的休息时间。内部的脉冲宽度调制电流控制电路使用一个一次性电路来控制DMOS FET保持关闭的持续时间。通过外部电阻(RT)和电容器(CT)的组合,确定两个相位中每个相位的一次性关闭时间(tOFF)。一个组合从正时端子RC1连接到接地,另一个类似地连接到RC2。tOFF(ns)近似为:

0d9906ae-693f-11ed-bcbe-b8ca3a6cb5c4.png

在CT=470 pF至1500 pF和RT=12 kΩ至100 kΩ的范围内。

钢筋混凝土下料。除了固定的PWM控制电路关闭时间外,CT元件还设置比较器消隐时间。当内部电流控制电路切换输出时,此功能将使电流感应比较器的输出为空白。比较器输出被屏蔽,以防止由于钳位二极管的反向恢复电流和与负载电容相关的开关瞬态而导致的假过电流检测。空白时间tBLANK(ns)可以近似为:

0d9906af-693f-11ed-bcbe-b8ca3a6cb5c4.png

式中,CT是电容器CT(nF)的值。

空白时间应尽可能短,而不会造成错误的故障检测,以确保在故障条件下功耗最小化。空白时间也定义了全桥DMO输出导致负载电流上升的最小持续时间。为了确保对电机故障的正确检测,通过增加故障采样时间tSCT来延长最小开启时间。最短的时间,tMINON是:

0d9906b0-693f-11ed-bcbe-b8ca3a6cb5c4.png

充油泵(CP1和CP2)。充油泵是用于生成大于VBB的门电源,以驱动源端DMOS门。应在CP1和CP2之间连接一个能够承受电池电压VBATT的100 nF陶瓷电容器(CCP)。此外,VCP和VBB之间需要一个100nf陶瓷电容器(CCS)作为高压DMOS器件的储能器。CCS上的电压仅限于电荷泵电压,该电压始终小于10v。

VREG(VREG)。该内部产生的电压用于操作接收器侧DMOS FET。VREG端子必须与220 nF(10 V)电容器断开接地。VREG由内部监控。在故障情况下,A3980的DMOS输出被禁用。

启用输入(启用)。这个输入只是关闭所有的DMOS输出。当设置为逻辑高时,输出被禁用。当设置为逻辑低时,内部控制根据需要启用输出。转换器输入(STEP、DIR、MS1和MS2)以及内部排序逻辑都保持活动状态,与启用输入状态无关。

睡眠模式(睡眠)。 为了在电机不使用时将功耗降至最低,该输入会禁用许多内部电路,包括输出DMOS FET、电压调节器和电荷泵。睡眠终端上的逻辑低使A3980进入睡眠模式。逻辑高允许正常运行和启动(此时A3980将电机驱动至初始微步位置)。当VBB大于VOVB–VOVBH小于VOVB时,A3980将保持安全模式,直到VBB降低到低于VOVB-VOVBH。

快速衰减输入百分比(PFD)。当阶跃输入信号指令的输出电流电平低于上一步时,它根据PFD输入的电压电平,将输出电流衰减切换到慢、快或混合衰减模式,如下表所示。

0d9906b1-693f-11ed-bcbe-b8ca3a6cb5c4.png

混合衰变操作。取决于步骤顺序,如果PFD引脚上的电压在0.6×VDD和0.21×VDD之间,则全桥可以在混合衰减模式下工作,如图5到图8所示。当达到触发点时,A3980进入快速衰减模式,直到RC管脚上的电压衰减到与施加到PFD管脚上的电压相同的水平。电桥在快速衰减模式下工作的持续时间tFD(ns)由:

0d9906b2-693f-11ed-bcbe-b8ca3a6cb5c4.png

在CT=470 pF至1500 pF和RT=12 kΩ至100 kΩ的范围内。

在这个快速衰减周期之后,A3980在固定的关闭时间周期的剩余部分切换到慢速衰减模式。

同步整流。当脉冲宽度调制关闭时周期由内部固定的关闭时间周期触发,负载电流根据控制逻辑选择的衰减模式循环。同步整流特性在电流衰减期间开启适当的FET,并有效地使低DMOS RDSON的体二极管短路。这显著地降低了功耗,并且消除了对外部肖特基二极管的需要。同步整流有两种模式:激活模式和禁用模式(如下所述)。

激活模式。当SR端子上的输入设置为逻辑低时,激活模式启用。此模式允许同步整流,但当检测到零电流水平时,它还通过关闭同步整流来防止负载电流反转。这可防止电机绕组反向导电。

禁用模式。当SR端子上的输入设置为逻辑高时,禁用模式生效。此模式禁用同步整流。当需要外部二极管将功耗从A3980封装传输到外部二极管时,通常使用此模式。

关闭。在VREG发生超温或欠压故障时,A3980的DMOS输出将被禁用,直到故障条件消除。在过压故障的情况下,接收器DMOS FET打开,而源FET关闭。通电时,如果VDD低,则UVLO电路禁用DMOS输出,直到VDD达到最低水平。一旦VDD高于最低水平,转换器将重置为初始状态,DMOS输出将重新启用。

热保护。当接头温度达到热关机值(通常为170°C)时,所有驱动器都将关闭。这仅用于保护A3980不受接头温度过高导致的故障影响。热保护不会保护A3980不受持续短路的影响,因此集成了额外的故障诊断功能。热停堆有大约15℃的滞后。

诊断功能。A3980包括莫尼-可检测到对VBB短路、对地短路、短路或开路负载的tor电路。当电机处于起始微步位置时,通过监测驱动DMOS FET上的电压来检测短路,通过监测相电流来检测开路负载。所有故障检测都是在空白时间后的延迟之后进行的。

短到VBB。通过监测每个全桥中底部FET的电压,可以检测到从任何电机连接到蓄电池或VBB连接的短路。当场效应管通电时,电压应不大于电特性表中规定的VDSLT值。

对地短路。通过监测每个全桥中顶部FET的电压,可以检测到任何电机连接对地短路。当FET接通时,电压不应大于电特性表中定义的VDSHT值。

短路负载。通过监测每个全桥中顶部和底部FET的电压,可以检测到负载短路。

短故障操作。由于电机电容可能导致测量电压显示全桥开关的故障,直到空白时间加上内部产生的延迟TSCT之后,电压才被采样。一旦检测到短路,故障相位的所有输出将被禁用,直到下一步命令。在下一步命令中,输出被重新启用,并且通过场效应管的电压被重新采样。

当故障依然存在时,A3980在每个步骤命令中继续此循环:启用输出短时间,然后禁用输出。这使得A3980能够在没有损坏的情况下处理连续短路。如果在快速步进时出现短路而未采取任何措施,则重复的短路电流脉冲最终导致A3980的温度升高,并发生超温故障。

低负载电流故障操作。通过监测每个输出端的测量相电流,同时将电机驱动到起始微步位置,可检测到低负载电流。在起始微步位置,每相电流应达到ITRIMPmax的70%。如果在初始微步位置时任一相电流不超过该期望值的一半(超过ITRIMPax的35%),则在步进输入的下一上升沿报告低负载电流情况。如果两个相位的测量电流超过ITRIMPax的35%,则在阶跃输入的下一个上升沿不会产生故障。

如果在单步执行时出现打开加载条件,则在翻译器循环进入主状态后检测到打开加载条件。尽管A3980在打开负载条件下继续驱动DMOS输出,但在下一个主状态出现之前,它不会清除故障flags。

有两种情况会导致负载电流低。第一个是一个或两个电机相连接上的开路。在这种情况下,电流永远不能流过相位,因此低负载电流将始终聚集在一起。第二种情况是电机的反电动势将相电流限制在低于低负载电流跳闸水平的范围内。这将发生在步进电机运行接近其极限速度时。为了确认低负载电流聚集时的开路负载条件,应将步进率降低到低于最大步进率一半的水平。如果低负载电流fl ag以较低的步进率保持激活,在完成通过初始条件所需的步进数后,则确认开路条件。

为了能够在通电时或从休眠模式出来后立即检测到打开的负载状态,A3980转换器被重置到初始微步位置,并设置低负载电流故障fl ags。如果不存在开路负载条件,则故障fl ags将在阶跃输入的下一上升沿重置。

提供监视器。对外部和内部电源进行监控,以确保它们在正确的工作范围内。如果主电源超过过电压限制VOVB,则设置故障fl ags,A3980进入一个安全模式,在该模式下,所有低端DMOS FET启用,所有高端DMOS FET禁用。这使得A3980能够在VBATT上高达50 V、持续时间高达500 ms的负载转储瞬态条件下生存。如果内部调节器VREG或逻辑电源VDD低于各自的欠压限制(VVVR或VVVD),则:设置故障fl ags,禁用DMOS输出,内部逻辑被重置为开机状态(转换器被设置为Home状态)。

诊断故障标志(FF1、FF2)。诊断故障控制-使用两个故障fl ag输出(开路)报告状况。这些是有源低输出,如表2所示进行编码,以区分故障条件。当两个故障灯都高时,不存在故障。

应用程序信息

A3980是一种电源电路,因此必须仔细考虑功耗以及高电流对互连和电源布线的影响。

功耗。A3980的功耗一阶近似值可以通过检查两个全桥在每个操作模式下的功耗来确定。当使用同步整流时,电流大部分时间通过打开的DMOS FET流动。当不使用同步整流时,电流在衰减阶段流过DMOS FET的体二极管。使用快衰变或慢衰变也会影响耗散。以上所有组合都可以根据虚拟基本DMOS输出状态进行计算,如下图所示。

驱动电流斜坡

对角相反的DMOS输出晶体管打开。电流从正电源通过负载流向接地。用于所有组合。

耗散是指DMOS晶体管中的I2R损耗:

0d9906b3-693f-11ed-bcbe-b8ca3a6cb5c4.png

0d9906b4-693f-11ed-bcbe-b8ca3a6cb5c4.png

同步慢衰变

两个低端DMO输出晶体管打开。电流通过晶体管和负载循环。

耗散是指DMOS晶体管中的I2R损耗:

0d9906b5-693f-11ed-bcbe-b8ca3a6cb5c4.png

非同步慢衰变

一个低边DMOS输出晶体管和一个体二极管传导。电流通过二极管、晶体管和负载循环。

损耗是DMOS晶体管中的I2R损耗加上二极管中的IV损耗:

0d9906b6-693f-11ed-bcbe-b8ca3a6cb5c4.png

0d9906b7-693f-11ed-bcbe-b8ca3a6cb5c4.png

同步的快衰变

对角相反的DMOS输出晶体管打开。电流从地面通过负载流向正电源。

耗散是指DMOS晶体管中的I2R损耗:

0d9906b8-693f-11ed-bcbe-b8ca3a6cb5c4.png

非同步快衰变

对角相对的体二极管传导。电流从地面通过负载流向正电源。

损耗是二极管中的IV损耗:

0d9906b9-693f-11ed-bcbe-b8ca3a6cb5c4.png

0d9906ba-693f-11ed-bcbe-b8ca3a6cb5c4.png

四种衰减模式的总损耗是电流斜坡的平均功率和PWM周期的电流衰减部分。

对于慢衰减,电流上升约20%的周期,衰减约80%。对于快速衰减,每种情况的比率约为50%。请注意,这些都是近似图,它们根据电机特性和同步整流的使用略有不同。

每个衰减模式下的功耗PTOT可按以下公式计算。

同步慢衰减模式:

0d9906bb-693f-11ed-bcbe-b8ca3a6cb5c4.png

允许的封装功耗

0d9906bc-693f-11ed-bcbe-b8ca3a6cb5c4.png

1、在JEDEC标准“高K”4层PCB上测得的28℃下的RθJA。

2、RθJA在38°C/W时,在具有3 in.2(1935平方毫米)铜接地面积的典型双面印刷电路板上测量。

非同步慢衰减模式:

0d9906bd-693f-11ed-bcbe-b8ca3a6cb5c4.png

同步快衰减模式:

0d9906be-693f-11ed-bcbe-b8ca3a6cb5c4.png

非同步快速衰减模式:

0d9906bf-693f-11ed-bcbe-b8ca3a6cb5c4.png

通过将两个全桥的总功耗相加,再加上由VBB×I和VDD×IDD引起的控制电路功率,可以计算出总功耗的近似值。然后,可将所需环境温度下的总功率与容许功率损耗进行比较,如容许封装功率损耗表所示。

对于关键应用,当一阶功率估计接近允许损耗时,功率计算应考虑几个其他参数,包括:电机参数、死区时间和控制器中的开关损耗。

布局。印刷电路板应使用重型接地平面。为了获得最佳的电气和热性能,A3980应该直接焊接到电路板上。负载电源端子VBB应与电解电容器分离(建议大于47μF),尽可能靠近A3980。为了避免由于高dv/dt开关瞬态的电容耦合而产生的问题,将全桥输出轨迹从敏感的逻辑输入轨迹中移开。始终以低源阻抗驱动逻辑输入以提高抗噪性。

接地。建议在A3980附近安装星型接地系统。在28线TSSOP组件上,模拟接地(导线7)和电源接地(导线21)必须在外部连接在一起。位于暴露热垫下的铜接地平面通常用作星形接地点。

电流感应。为了最大限度地减少由地面跟踪红外下降引起的对输出电流电平的不精确感测,电流感测电阻器(RS1和RS2)应具有独立的接地回路,返回到星形接地点。这条路应该尽可能短。对于低值感测电阻器,印刷电路板感测电阻器记录道中的红外压降是显著的,应予以考虑。应避免使用插座,因为插座的接触电阻会导致RS的变化。

感测电阻器的推荐值RS(Ω)由下式给出:

0ecd698c-693f-11ed-bcbe-b8ca3a6cb5c4.png

当I小于0.5 a时,最大为1Ω。低于0.5 a时,RS应为1Ω,VREF相应减小,如下表所示。

0ecd698d-693f-11ed-bcbe-b8ca3a6cb5c4.png

0ecd698e-693f-11ed-bcbe-b8ca3a6cb5c4.png

Allegro MicroSystems,Inc.保留随时根据详细规范要求进行改进的权利,以提高其产品的性能、可靠性或可制造性。在下订单之前,提醒用户确认所依赖的信息是最新的。

登录icspec成功后,会自动跳转查看全文
博客评论
还没有人评论,赶紧抢个沙发~
发表评论
说明:请文明发言,共建和谐网络,您的个人信息不会被公开显示。