AD7715点击型号即可查看芯片规格书
特征
电荷平衡ADC；16位无漏码；0.0015%非线性；可编程增益前端；收益1、2、32和128；差动输入能力；三线串行接口；大豆分离蛋白-QSPI™-，微丝™-，与DSP兼容；缓冲模拟输入的能力；3 V（AD7715-3）或5 V（AD7715-5）操作；低供电电流：3 V供电时最大450微安；带可编程输出更新的低通滤波器；16铅SOIC/PDIP/TSSOP。
一般说明
AD7715是一个完整的模拟前端，用于低频测量应用。该部件可以直接接收来自传感器的低电平输入信号，并输出串行数字字。它采用∑-Δ转换技术实现高达16位的无漏码性能。该输入信号应用于基于模拟调制器的专有可编程增益前端。调制器输出由片上数字滤波器处理。该数字滤波器的第一个陷波可以通过片上控制寄存器编程，允许调整滤波器截止和输出更新速率。
AD7715具有差分模拟输入和差分参考输入。它由单一电源（3伏或5伏）供电。它可以处理0 mV至20 mV、0 mV至80 mV、0 V至1.25 V和0 V至2.5 V的单极输入信号范围，也可以处理±20 mV、±80 mV、±1.25 V和±2.5 V的双极输入信号范围。这些双极范围参考差分模拟输入的负输入。因此，AD7715对单信道系统执行所有信号调节和转换。
AD7715非常适合用于智能、微控制器或基于DSPBS的系统。它具有一个串行接口，可以配置为三线操作。增益设置、信号极性和更新速率选择可在软件中使用输入串行端口进行配置。部件包含自校准和系统校准选项，以消除部件本身或系统中的增益和偏移误差。
CMOS结构保证了极低的功耗，而掉电模式将待机功耗降低到50微瓦。该部件有16引线、0.3英寸宽的塑料双列直插式封装（PDIP）和16引线、0.3英寸宽的小外形（SOIC U W）封装以及16引线TSSOP封装。
产品亮点
1、AD7715在3V电源和1MHz主时钟下的总电源电流消耗小于450微安，因此非常适合在低功耗系统中使用。待机电流小于10微安。
2、可编程增益输入允许AD7715直接接受来自应变计或传感器的输入信号，从而消除大量的信号调节。
3、AD7715是微控制器或DSP处理器应用的理想选择，具有三线串行接口，可减少互连线的数量，并减少隔离系统中所需的光耦合器的数量。该部分包含芯片寄存器，允许软件控制输出更新速率、输入增益、信号极性和校准模式。
4、该部件具有优良的静态性能规范，16位无漏码，精度为±0.0015%，低均方根噪声（<550 nV）。通过片上校准选项消除了端点误差和温度漂移的影响，消除了零刻度和满刻度误差。
术语
积分非线性
这是任何代码与通过传递函数端点的直线之间的最大偏差。传递函数的端点是零标度（不要与双极零点混淆）、第一个码转换（000…000到000…001）下的0.5 LSB点和满标度、最后一个码转换（111…110到111…111）上的0.5 LSB点。误差以满量程的百分比表示。
正满标度误差
正满标度误差是最后一次代码转换（111。110到111。111）从理想的AIN（+）电压（AIN（－）+V/增益-3/2 LSB）。它适用于单极和双极模拟输入范围。
单极偏移误差
单极偏移误差是在单极模式下工作时，第一个代码转换与理想AIN+电压（AIN（－）+0.5 LSB）的偏差。
双极零点误差
这是中尺度跃迁（0111。111到1000。000）在双极模式下工作时，从理想的AIN+电压（AIN（－）－0.5 LSB）。
增益误差
这是对ADC量程误差的测量。它包括满标度误差，但不包括零标度误差。对于单极输入范围，定义为（满标度误差单极偏移误差），而对于双极输入范围，定义为（满标度误差双极零误差）。
双极负满标度误差
这是在双极模式下工作时，第一个代码转换与理想AIN+电压（AIN（－）－VREF/增益+0.5 LSB）的偏差。
正满标度超量程
正满标度超量程是指在不引入因模拟调制器过载或数字滤波器溢出而引起的误差的情况下，可用于处理AIN+输入端（大于AIN-）+V/增益（例如，由于系统校准程序中的系统增益误差而引起的噪声峰值或过电压）上的输入电压的开销量。
负满标度超量程
这是在不使模拟调制器过载或数字滤波器溢出的情况下，处理AIN+上低于AIN（－）－V/增益的电压的可用开销量。请注意，即使在单极模式下，模拟输入也接受负电压峰值，前提是AIN+大于AIN（－）且大于AGND-30 mV。
偏移校准范围
在系统校准模式下，AD7715校准其相对于模拟输入的偏移量。偏移校准范围规范定义了AD7715可以接受并仍然精确校准偏移的电压范围。
满标度校准范围
这是AD7715在系统校准模式下可以接受的电压范围，并且仍然可以正确校准满标度。
输入范围
在系统校准方案中，按顺序施加到AD7715模拟输入的两个电压定义了模拟输入范围。输入范围规范定义了从零到满标度的最小和最大输入电压，AD7715可以接受并仍然精确校准增益。
片上寄存器
AD7715包含四个片上寄存器，可通过部件上的串行端口访问。其中第一个是通信寄存器，它决定下一个操作是读操作还是写操作，还决定读操作或写操作访问哪个寄存器。与部件的所有通信必须从对通信寄存器的写入操作开始。通电或复位后，设备期望对其通信寄存器进行写操作。写入该寄存器的数据确定该部件的下一个操作是写操作还是读操作，还确定该读操作发生在哪个寄存器。因此，对部件上任何其他寄存器的写访问开始于对通信寄存器的写操作，然后是对所选寄存器的写操作。从部件上的任何寄存器（包括通信寄存器本身和输出数据寄存器）的读取操作从对通信寄存器的写入操作开始，接着从所选寄存器的读取操作开始。通信寄存器还控制部件的待机模式和工作增益。DRDY状态也可以通过从通信寄存器中读取来获得。第二个寄存器是确定校准模式、滤波器选择和双极/单极操作的设置寄存器。第三个寄存器是访问部件输出数据的数据寄存器。最终寄存器是在测试设备时访问的测试寄存器。建议用户不要试图访问或更改测试寄存器的内容，因为这可能导致设备的未指定操作。以下各节将更详细地讨论这些寄存器。
通信寄存器（RS1，RS0=0，0）
通信寄存器是一个八位寄存器，从中可以读取数据或写入数据。与部件的所有通信必须从对通信寄存器的写入操作开始。写入通信寄存器的数据确定下一个操作是读操作还是写操作，以及该操作发生在哪个寄存器。一旦对所选寄存器的后续读或写操作完成，接口将返回到它期望对通信寄存器执行写操作的位置。这是接口的默认状态，通电或复位后，AD7715处于该默认状态，等待对通信寄存器的写入操作。在接口序列丢失的情况下，如果在DIN高的情况下对设备进行足够长时间（至少包含32个串行时钟周期）的写入操作，则AD7715返回到该默认状态。
设置寄存器（RS1，RS0=0，1）；通电/复位状态：28 HEX
设置寄存器是一个8位寄存器，从中可以读取数据或写入数据。该寄存器控制设备在校准模式、输出速率、单极/双极操作等情况下运行的设置。
测试寄存器（RS1，RS0=1，0）
该部分包含一个测试寄存器，用于测试设备。建议用户不要将此寄存器中的任何位的状态从所有0的默认（通电或复位）状态更改为0，因为部件将置于其测试模式之一，并且将无法正常工作。如果部件进入其测试模式之一，执行重置将使部件退出该模式。另一种使部件脱离其测试模式的方案是，通过向部件写入32个连续的1，然后将所有0加载到测试寄存器，来重置接口。
数据寄存器（RS1，RS0=1，1）
部件上的数据寄存器是一个只读16位寄存器，包含AD7715的最新转换结果。如果通信寄存器数据为对该寄存器的写入操作设置了部件，则必须实际执行写入操作，以将部件返回到它期望对通信寄存器执行写入操作的位置（接口的默认状态）。但是，写入部件的16位数据将被AD7715忽略。
输出噪声
AD7715-5
表15显示了AD7715-5可选择陷波的输出均方根噪声，以及由设置寄存器的FS1和FS0选择的部件的-3dB频率。给出的数字用于VREF为2.5 V的双极输入范围。这些数字是典型的，在0 V的差分模拟输入电压下产生，部分用于无缓冲模式（设置寄存器的BUF位=0）。同时，表16显示了可选陷波的输出峰值到峰值噪声和部件的-3db频率。需要注意的是，这些数字表示没有代码闪烁的分辨率。它们不是基于均方根噪声计算的，而是基于峰间噪声计算的。给出的数字适用于V为2.5 V的双极输入范围和设置寄存器的BUF位=0。这些数字是典型的，在0 V的模拟输入电压下产生，并四舍五入到最接近的LSB。
同时，表17和表18分别显示了在与上述相同的条件下工作的AD7715-5的均方根噪声和峰-峰分辨率，除了现在部件在缓冲模式下工作（设置寄存器的BUF位=1）。
AD7715-3
表19显示了AD7715-3可选择陷波的输出均方根噪声，以及由设置寄存器的FS1和FS0选择的部件的-3 dB频率。给出的数字用于VREF为1.25 V的双极输入范围。这些数字是典型的，在0 V模拟输入电压下产生，部分用于无缓冲模式（设置寄存器的BUF位=0）。同时，表20显示了可选陷波和部件的-3db频率的输出峰间噪声。需要注意的是，这些数字表示没有代码闪烁的分辨率。它们不是基于均方根噪声计算的，而是基于峰间噪声计算的。给出的数字用于V为1.25 V的双极输入范围和设置寄存器的BUF位=0。这些数字是典型的，在0 V的模拟输入电压下产生，并四舍五入到最接近的LSB。
同时，表21和表22分别显示了在与上述相同的条件下工作的AD7715-3的均方根噪声和峰-峰分辨率，除了现在部件在缓冲模式下工作（设置寄存器的BUF位=1）。
校准顺序
AD7715包含许多校准选项，如表13所示。表23总结了校准类型、涉及的操作和操作持续时间。有两种确定校准结束的方法。第一个是监视DRDY在顺序。DRDY不仅指示序列何时完成，而且还指示部件的数据寄存器中有一个有效的新样本。这个有效的新样本是按照校准顺序进行正常转换的结果。确定校准何时完成的第二种方法是监视设置寄存器的MD1和MD0位。
这些位在校准命令后返回到0，0，表示校准序列已完成。此方法不指示数据寄存器中是否存在有效的新结果。然而，它比DRDY给出了校准完成的更早指示。持续时间到模式位（MD1和MD0）返回0，0表示执行校准的持续时间。当DRDY变低时的顺序还包括正常转换和管道延迟tP，以正确缩放第一次转换的结果。tP永远不会超过2000×tCLK IN。
电路说明
AD7715是一个带片上数字滤波的∑-ΔADC，用于测量宽动态范围的低频信号，如工业控制或过程控制应用中的信号。它包含∑-Δ（或电荷平衡）ADC、带片内静态RAM的校准微控制器、时钟振荡器、数字滤波器和双向串行通信单元-nications端口。该部件只消耗450μA的电源电流，非常适合电池供电或回路供电的仪器。该部分有两种版本，AD7715-5指定用于从标称5 V模拟电源（AV）运行，AD7715-3指定用于从标称3.3 V模拟电源运行。两种版本都可以在3.3 V或5 V的数字电源（DV）电压下操作。
该部分包含一个可编程增益全差分模拟输入通道。该输入上的可选增益为1、2、32和128，当参考输入电压为1.25 V时，允许部件接受0 mV至20 mV和0 V至2.5 V之间的单极信号或±20 mV至±2.5 V范围内的双极信号，单极模式的输入范围为0 mV至10 mV至0 V至+1.25 V，双极模式为±10 mV至±1.25 V。注意，双极范围与AIN（－）有关，而与AIN（－）无关AGND。
模拟输入的输入信号以由主时钟的频率、MCLK IN和所选增益确定的速率连续采样。电荷平衡ADC（∑-Δ调制器）将采样信号转换成占空比包含数字信息的数字脉冲串。模拟量输入的可编程增益功能也包含在∑-Δ调制器中，输入采样频率被修改以获得更高的增益。sinc数字低通滤波器处理∑-Δ调制器的输出，并以该滤波器的第一陷波频率确定的速率更新输出寄存器。输出数据可以从串行端口以任意速率随机或定期读取，直至输出寄存器更新速率。数字滤波器的第一个陷波（因此它的-3db频率）可以通过设置寄存器位FS0和FS1进行编程。在主时钟频率为2.4576mhz的情况下，该第一陷波频率的可编程范围是从50hz到500hz，从而给出13.1hz到131hz的-3db频率的可编程范围。在主时钟频率为1 MHz的情况下，该第一陷波频率的可编程范围为20 Hz到200 Hz，从而提供5.24 Hz到52.4 Hz的-3 dB频率的可编程范围。
AD7715-5的基本连接图如图4所示。这显示AD7715的AV和DV引脚均由模拟5 V电源驱动。有些应用程序有AV和DV驱动的独立电源。AD780精度为2.5V的参考电压为零件提供参考源。在数字方面，该部件配置为三线与DGND连接的CS操作。石英晶体或陶瓷谐振器为部件提供主时钟源。在大多数情况下，必须在晶体或谐振器上连接电容器，以确保其不会在其基本工作频率的泛音处振荡。电容器的值根据制造商的规格而变化。
模拟输入
模拟输入范围
AD7715包含一个差分模拟输入对AIN（+）和AIN（－）。该输入对提供可编程增益、差分输入通道，可处理单极或双极输入信号。应注意，双极输入信号参考输入对的相应AIN（－）输入。
在无缓冲模式下，输入的共模范围是从AGND到AV，前提是模拟输入电压的绝对值介于AGND-30mv和AV+30mv之间。这意味着在无缓冲模式下，该部件可以处理所有增益的单极和双极输入范围。在缓冲模式下，模拟输入可以处理更大的源阻抗，但绝对输入电压范围限制在AGND+50mv到AV-1.5v之间，这也限制了共模范围。这意味着在缓冲模式下，双极输入范围的允许增益有一些限制。在设置共模电压和输入电压范围时必须小心，以免超过上述限制，否则会导致线性性能下降。
在无缓冲模式下，模拟输入直接观察输入采样电容器CSAMP。在这种无缓冲模式下，直流输入泄漏电流最大为1毫安。结果，模拟输入看到一个以输入采样率切换的动态负载（见图5）。此采样率取决于主时钟频率和选定的增益。CSAMP在每个输入采样周期充至AIN+，放电至AIN（－）。开关的有效导通电阻RSW通常为7kΩ。
CSAMP必须通过RSW和任何外部源阻抗在每个输入采样周期中充电。因此，在无缓冲模式下，源阻抗意味着CSAMP的充电时间更长，这可能会导致部分增益误差。表24显示了无缓冲模式下允许的外部电阻/电容值，从而不会在部件上引入16位电平的增益误差。注意，这些电容是模拟输入上的总电容，外部电容加上来自设备引脚和引线框架的10 pF电容。
在缓冲模式下，模拟输入查看片上缓冲放大器的高阻抗输入级。CSAMP通过这个缓冲放大器充电，这样源阻抗就不会影响CSAMP的充电。这个缓冲放大器的偏移泄漏电流为1毫安。在这种缓冲模式下，较大的源阻抗会导致在源阻抗上产生较小的直流偏移电压，但不会产生增益误差。
输入采样率
AD7715的调制器采样频率保持在fCLK IN/128（19.2 kHz@fCLK IN=2.4576 MHz），而不考虑所选增益。然而，增益大于1是通过每个调制器周期的多个输入样本的组合以及参考电容与输入电容之比的缩放来实现的。作为多次采样的结果，设备的输入采样率随所选增益而变化（见表25）。在缓冲模式下，输入在输入采样电容器之前缓冲。在无缓冲模式下，模拟输入直接观察采样电容，有效输入阻抗为1/CSAMP×fS，其中CSAMP是输入采样电容，fS是输入采样率。
双极/单极输入
AD7715上的模拟输入可以接受单极或双极输入电压范围。双极输入范围并不意味着部件可以处理其模拟输入上的负电压，因为模拟输入的负电压不能超过-30 mV，以确保部件的正确操作。输入通道完全不同。因此，参考AIN+输入上单极和双极信号的电压是相应AIN（－）输入上的电压。例如，如果AIN（－）为2.5 V，且AD7715配置为增益为2且V为2.5 V的单极操作，则AIN（－）输入上的输入电压范围为2.5 V至3.75 V。如果AIN（－）为2.5 V且AD7715配置为双极模式，增益为2和VREF为2.5 V，AIN+输入上的模拟输入范围为1.25 V至3.75 V（即，2.5 V±1.25 V）。如果AIN（－）位于AGND，则该部件不能配置为双极范围超过±30 mV。
乙通过编程设置寄存器的B/U位来选择极性或单极性选项。这为单极或双极操作编程通道。为单极或双极操作编程信道不会改变任何输入信号调节；它只是改变数据输出编码和发生校准的传输函数上的点。
参考输入
AD7715的参考输入、REF输入正极和REF输入负极提供差分参考输入能力。这些差分输入的共模范围是从AGND到AVDD。对于AD7715-5和AD7715-3，指定操作的标称参考电压VREF（REF IN（+）-REF IN（－））分别为2.5 V和1.25 V。该部分在VREF电压降至1V的情况下工作，但由于输出噪声（就LSB大小而言）将变大，因此性能降低。要使AD7715正常工作，REF-IN（－）必须始终大于REF-IN（－）。
两个参考输入提供一个高阻抗，动态负载类似于模拟输入在无缓冲模式。最大直流输入漏电流为±1毫安过温，源极电阻可能导致器件增益误差。在这种情况下，采样开关电阻通常为5 kΩ，参考电容器（C）随增益而变化。参考输入上的采样率为fCLK IN/64，不随增益变化。对于增益1和2，CREF为8 pF；对于增益32，CREF为4.25 pF；对于增益128，CREF为3.3125 pF。
表15至表22中概述的输出噪声性能适用于0 V的模拟输入，其有效地消除了噪声对基准的影响。要在整个输入范围内获得与噪声表中所示相同的噪声性能，AD7715需要一个低噪声参考源。如果感兴趣带宽中的参考噪声过大，则会降低AD7715的性能。在模拟输入上的电桥传感器的激励电压也导出部件的参考电压的应用中，由于应用是比率测量的，因此将消除激励电压中的噪声影响。AD7715-5的推荐参考电压源包括AD780、REF43和REF192，而AD7715-3的推荐参考电压源包括AD589和AD1580。通常建议将这些参考信号的输出解耦，以进一步降低噪声水平。
数字滤波
AD7715包含一个片内低通数字滤波器，用于处理部件∑-Δ调制器的输出。因此，该部分不仅提供了模数转换功能，还提供了一定程度的滤波。当在数字域而不是模拟域中提供滤波功能时，用户应该知道存在许多系统差异。
首先，由于数字滤波发生在A-D转换过程之后，它可以去除转换过程中注入的噪声。模拟滤波不能做到这一点。此外，数字滤波器比模拟滤波器更容易编程。根据数字滤波器的设计，这给了用户编程截止频率和输出更新率的能力。
另一方面，模拟滤波可以在模拟信号到达模数转换器之前去除叠加在模拟信号上的噪声。数字滤波不能做到这一点，即使信号的平均值在限制范围内，乘在接近满标度的信号上的噪声峰值也有可能使模拟调制器和数字滤波器饱和。为了缓解这个问题，AD7715具有内置在∑-Δ调制器和数字滤波器中的超量程余量，允许在模拟输入范围以上5%的超量程偏移。如果噪声信号大于此值，则应考虑模拟输入滤波，或降低输入通道电压，使其满标度为模拟输入通道满标度的一半。这提供了大于100%的超量程能力，但代价是将动态范围减少1位（50%）。
此外，数字滤波器在数字滤波器采样频率的整数倍处不提供任何抑制。然而，该部分的输入采样以数字滤波器采样频率的倍数提供衰减，使得未衰减的频带实际上发生在采样频率f的倍数附近（如表25所定义）。因此，未衰减带出现在n×fS处（其中n=1，2，3…）。在这些频率下，在噪声未衰减地传递到输出的任何一侧都有±f3宽的频带（f3是数字滤波器的截止频率）。
滤波器特性
AD7715的数字滤波器是一种低通滤波器，具有（sinx/x）响应（也称为sinc）。此滤波器的传递函数在z域中由：
在频域中
其中N是调制器速率与输出速率的比率，fMOD是调制器速率。
图6显示了截止频率为15.72hz的滤波器频率响应，对应于60hz的第一滤波器陷波频率。图中所示为直流电至390赫兹。此响应在数字滤波器采样频率的任一侧和滤波器采样频率的倍数的任一侧重复。
滤波器的响应类似于平均滤波器，但具有更尖锐的衰减。数字滤波器的输出速率对应于滤波器频率响应的第一陷波的位置。因此，对于图6中输出速率为60hz的图，滤波器的第一陷波为60hz。该（sinx/x）滤波器的陷波以第一陷波的倍数重复。滤波器在这些凹口处提供大于100分贝的衰减。
数字滤波器的截止频率由加载到设置寄存器中FS0到FS1位的值确定。通过FS0和FS1编程不同的截止频率不会改变滤波器响应的剖面；它会改变槽口的频率。零件的输出更新与第一个槽口的频率相对应。
由于AD7715包含这种片内低通滤波，因此存在与步进功能输入相关联的稳定时间，并且在步进改变之后，输出上的数据无效，直到稳定时间过去为止。固定时间取决于为滤波器选择的输出速率。滤波器到满标度阶跃输入的稳定时间可以是输出数据周期的4倍。对于同步步进输入（使用FSYNC函数），稳定时间是输出数据周期的3倍。
后过滤
片上调制器以19.2khz的输出速率提供样品，fCLK-IN为2.4576mhz。片上数字滤波器抽取这些样本，以与滤波器的编程输出速率相对应的输出速率提供数据。由于输出数据速率高于Nyquist准则，给定带宽的输出速率满足大多数应用要求。然而，对于给定的带宽和噪声性能，可能有一些应用需要更高的数据速率。需要更高数据速率的应用程序确实需要在AD7715的数字滤波器之后进行一些后滤波。
例如，如果所需带宽为7.86 Hz，但所需更新速率为100 Hz，则可以以100 Hz速率从AD7715中获取数据，给出26.2 Hz的-3 dB带宽。后滤波可应用于此以将带宽和输出噪声降低到7.86赫兹带宽水平，同时保持100赫兹的输出速率。
后滤波还可用于降低来自带宽低于13.1hz的设备的输出噪声。在128增益和13.1hz带宽下，输出均方根噪声为520 nV。这本质上是器件噪声或白噪声，由于输入被截断，噪声具有基本平坦的频率响应。通过将带宽降低到13.1hz以下，可以降低合成通带中的噪声。带宽减少2倍会导致输出rms噪声减少约1.25。这种额外的过滤导致较长的沉降时间。
模拟滤波
如前所述，数字滤波器在调制器采样频率的整数倍处不提供任何抑制。然而，由于AD7715的高过采样率，这些频带只占频谱的一小部分，并且大部分宽带噪声被滤除。这意味着，与没有片上滤波的传统转换器相比，AD7715前面的模拟滤波要求大大降低。此外，由于该部件95分贝的共模抑制性能扩展到几千赫兹，因此该频率范围内的共模噪声大大降低。
然而，根据应用情况，可能需要在AD7715前面提供衰减，以从数字滤波器将要通过的这些频带中消除不需要的频率。在一些应用中，可能还需要在AD7715前面提供模拟滤波，以确保感兴趣频带之外的差分噪声信号不会使模拟调制器饱和。
如果在无缓冲模式下将无源元件置于AD7715前面，请注意确保源阻抗足够低，以免在系统中引入增益误差。这显著地限制了在无缓冲模式下使用AD7715时可以在AD7715前面提供的被动抗锯齿滤波的数量。然而，当在缓冲模式下使用部件时，较大的源阻抗只会导致较小的直流偏移误差（10 kΩ源电阻会导致小于10μV的偏移误差）。因此，如果系统需要任何显著的源阻抗来在AD7715前提供无源模拟滤波，建议在缓冲模式下操作该部件。
校准
AD7715提供了许多可通过设置寄存器的MD1和MD0位编程的校准选项。设置寄存器和校准序列部分概述了不同的校准选项。可随时通过写入设置寄存器的MD1和MD0位来启动校准周期。AD7715上的校准消除了设备的偏移和增益误差。当环境工作温度或电源电压发生变化时，应在设备上启动校准程序。如果所选增益、滤波器陷波或双极/单极输入范围发生变化，也应启动。
AD7715提供自校准和系统校准设施。为了在选定的通道上进行完全校准，片上微控制器必须记录两种不同输入条件下的调制器输出。这些是零标度和满标度点。这些点是通过在校准期间对提供给调制器输入的不同输入电压进行转换而得到的。因此，校准的精度只能达到正常模式下的噪声水平。零刻度校准转换的结果存储在零刻度校准寄存器中，而满刻度校准转换的结果存储在满刻度校准寄存器中。利用这些读数，片上微控制器可以计算出转换器的输入输出传输函数的偏移量和增益斜率。在内部，该部分以33位的分辨率工作，以确定其16位的转换结果。
自校准
通过将适当的值（0，1）写入设置寄存器的MD1和MD0位，在AD7715上启动自校准。在具有单极输入范围的自校准模式中，用于确定校准系数的零点与零件上的差分对的输入内部短路（即，AIN+=AIN（－）=内部偏置电压）。为该零刻度校准转换的所选增益（根据通信寄存器中的G1和G0位）设置PGA。满标度校准转换在所选增益上对内部产生的电压V/所选增益执行。
校准持续时间为6×1/输出速率。这由3×1/输出速率（用于零刻度校准）和3×1/输出速率（用于满刻度校准）组成。此时，设置寄存器中的MD1和MD0位返回到0，0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。从发出校准命令到DRDY变低的持续时间为9×1/输出速率。它由3×1/输出速率（用于零刻度校准）、3×1/输出速率（用于满刻度校准）、3×1/输出速率（用于模拟输入的转换）和一些正确设置系数的开销组成。如果在将校准命令写入设置寄存器之前（或期间）DRDY低，则在DRDY高到指示校准正在进行之前，可能需要一个调制器周期（MCLK IN/128）。
因此，在校准命令中将最后一位写入设置寄存器后，应忽略DRDY最多一个调制器周期。
对于自校准模式下的双极输入范围，该序列与刚刚概述的序列非常相似。在这种情况下，两个点与上述完全相同，但由于该部分配置为双极操作，因此短路的输入点实际上是传递函数的中刻度。
系统校准
系统校准允许AD7715补偿系统增益和偏移误差以及自身的内部误差。系统校准执行与自校准相同的斜率因子计算，但使用系统提供的电压值作为零点和满标度点的AIN输入。全系统校准需要两个步骤，即零刻度系统校准和全刻度系统校准。
对于全系统校准，必须首先向转换器显示零点。在开始校准步骤之前，必须将其应用于转换器，并在步骤完成之前保持稳定。一旦设置了系统零标度电压，然后通过将适当的值（1，0）写入设置寄存器的MD1和MD0位来启动零标度系统校准。在选定的增益下执行零刻度系统校准。标定时间为3×1/输出速率。此时，设置寄存器中的MD1和MD0位返回到0，0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。从发出校准命令到DRDY变低的持续时间为4×1/输出速率，因为部件执行在DRDY变低之前，AIN电压的正常转换。
如果在校准命令写入设置寄存器之前（或期间）DRDY低，则在DRDY高到指示正在进行校准。因此，在校准命令中将最后一位写入设置寄存器后，应忽略DRDY最多一个调制器周期。
校准零点后，将满标度点应用于AIN，并通过再次将适当值（1，1）写入MD1和MD0来启动校准过程的第二步。同样，在开始校准之前必须设置满标度电压，并且在整个校准步骤中必须保持稳定。在选定的增益下执行满标度系统校准。标定时间为3×1/输出速率。此时，设置寄存器中的MD1和MD0位返回到0，0。这提供了校准顺序已完成的最早指示。当校准开始时，DRDY线变高，直到数据寄存器中有一个有效的新词时才返回低。当部件对AIN电压进行正常转换时，从发出校准命令到DRDY变低的持续时间为4×1/输出速率在DY博士情绪低落之前。如果DRDY在校准命令之前（或在校准期间）低，则写入设置寄存器，在DRDY高之前可能需要一个调制器周期（MCLK IN/128）来指示校准正在进行。
因此，在校准命令中将最后一位写入设置寄存器后，应忽略DRDY最多一个调制器周期。
在单极模式下，在传递函数的两个端点之间执行系统校准。在双极模式下，它在中刻度（零差分电压）和正满刻度之间执行。
系统校准是两步校准这一事实提供了另一个特点。完整系统校准顺序完成后，可自行进行额外的偏移或增益校准，以调整系统零参考点或系统增益。校准其中一个参数（系统偏移或系统增益）不会影响另一个参数。
系统校准也可用于消除在无缓冲模式下使用部件时模拟输入源阻抗的任何误差。前端一个简单的R，C抗混叠滤波器可能会在模拟输入电压上引入增益误差，但可以使用系统校准来消除该误差。
跨度和偏移限制
每当使用系统校准模式时，可容纳的偏移量和量程都有限制。在确定零件可容纳的偏移量和增益量时，最重要的要求是正满标度校准极限≤1.05×V/增益。这允许输入范围比标称范围高5%。AD7715的模拟调制器内建的净空可确保该部件在超过标称值5%的正满标度电压下仍能正常工作。
单极模式和双极模式的输入范围最小为0.8×V/增益，最大为2.1×VREF/增益。但是，量程（即AD7715输入范围底部和输入范围顶部之间的差值）必须考虑到正满标度电压的限制。可以容纳的偏移量取决于使用的是单极模式还是双极模式。再一次，偏移必须考虑到正满标度电压的限制。在单极模式下，在处理负（相对于AIN（－））偏移时有相当大的灵活性。在单极和双极模式下，零件可以处理的正偏移范围取决于选定的范围。因此，在确定系统零刻度和满刻度校准的极限时，用户必须确保偏移范围加上量程范围不超过1.05×V/增益。下面的例子可以很好地说明这一点。
如果零件在单极模式下使用，所需量程为0.8×VREF/增益，则系统校准可处理的偏移范围为−1.05×VREF/增益到+0.25×VREF/增益。如果零件在单极模式下使用，且所需量程为VREF/增益，则系统校准可处理的偏移范围为从-1.05×VREF/增益到+0.05×VREF/增益。同样，如果该部件在单极模式下使用，并且需要消除0.2×VREF/增益的偏移，则系统校准可处理的量程范围为0.85×VREF/增益。
如果零件在双极模式下使用，所需的量程为±0.4×VREF/增益，则系统校准可处理的偏移范围为从-0.65×VREF/增益到+0.65×VREF/增益。如果该部件在双极模式下使用，所需量程为±VREF/增益，则系统校准可处理的偏移范围为从-0.05×VREF/增益到+0.05×VREF/增益。同样，如果该部件在双极模式下使用，并且要求消除±0.2×VREF/增益的偏移，则系统校准可处理的量程范围为±0.85×VREF/增益。
通电和校准
通电时，AD7715执行内部复位，将内部寄存器的内容设置为已知状态。在通电或复位后，所有寄存器都会加载默认值。默认值包含校准寄存器的标称校准系数。但是，为确保设备的正确校准，应在通电后执行校准程序。
AD7715的功耗和温度漂移很低，在进行初始校准之前不需要预热时间。但是，如果使用外部参考，则在开始校准之前，该参考必须稳定。类似地，如果部件的时钟源是由穿过MCLK管脚的晶体或谐振器产生的，则振荡器电路的启动时间应在部件开始校准之前过去（参见时钟和振荡器电路部分）。
使用AD7715
时钟和振荡器电路
AD7715需要主时钟输入，它可以是应用于MCLK输入引脚的外部CMOS兼容时钟信号，MCLK输出引脚保持未连接。或者，可以在MCLK-IN和MCLK-OUT之间连接具有正确频率的晶体或陶瓷谐振器，在这种情况下，时钟电路用作振荡器，为部件提供时钟源。输入采样频率、调制器采样频率、-3db频率、输出更新率和校准时间都与主时钟频率f直接相关。将主时钟频率降低2倍将使上述频率和更新率减半，校准时间加倍。从DVDD电源引出的电流也与fCLK-IN直接相关。将fCLK-IN降低2倍将使DVDD电流减半，但不会影响AVDD电源的电流。
在MCLK输入和MCLK输出引脚之间使用带有晶体或陶瓷谐振器的部件，通常会导致从DVD中吸取的电流比从MCLK输入引脚处的驱动时钟信号对部件进行计时时的电流更多。这是因为在晶体或陶瓷谐振器的情况下，片上振荡器电路是有源的。因此，AD7715上的最低可能电流是通过MCLK输入引脚处的外部应用时钟实现的，MCLK输出未连接且未加载。振荡器获得的附加电流量首先取决于许多因素，放置在MCLK输入和MCLK输出管脚上的电容值越大，然后AD7715上的DV电流消耗越大。注意不要超过晶体和陶瓷谐振器制造商推荐的电容值，以避免消耗不必要的DVDD电流。晶体或陶瓷谐振器制造商推荐的典型值在30 pF到50 pF之间，如果MCLK输入和MCLK输出上的电容值保持在该范围内，它们不会导致任何过大的DVD D电流。影响DVDD电流的另一个因素是出现在AD7715的MCLK输入和MCLK输出引脚之间的晶体的有效串联电阻（ESR）。一般来说，ESR值越低，振荡器电路的电流就越小。
当以2.4576兆赫的时钟频率工作时，当以3伏的DVDD工作时，外部应用的时钟和晶体谐振器之间的DV电流存在50微安的差异。当DVDD=5伏且fCLK in=2.4576兆赫时，对于晶体/谐振器或提供的时钟，与外部应用的时钟相比，典型的DVDD电流增加200微安。在这个频率下，晶体和谐振器的ESR值往往很低，因此不同晶体和谐振器类型之间的差别不大。
当以1兆赫的时钟频率工作时，不同晶体类型的ESR值差别很大。结果，DV电流漏随晶体类型而变化。当使用ESR为700Ω的晶体或使用陶瓷谐振器时，外部应用时钟上的典型DVDD电流增加50μa（DVDD=3 V）和175μa（DVDD=5 V）。当使用ESR为3 kΩ的晶体时，外部应用时钟上的典型DVDD电流增加100μa（DVDD=3）V和400微安，DVDD=5 V。
片上振荡器电路在以正确的频率和电压水平振荡之前，也有一个与其相关联的启动时间。电路的典型启动时间为10 ms（DVD为5 V）和15 ms（DVD为3 V）。在3 V电源下，根据MCLK引脚上的负载电容，可能需要在晶体或谐振器上安装1 MΩ反馈电阻，以将启动时间保持在15 ms左右。AD7715的主时钟出现在设备的MCLK OUT引脚上。此引脚上的最大建议负载为一个CMOS负载。当使用晶体或陶瓷谐振器来产生AD7715的时钟时，可能需要将该时钟用作系统的时钟源。在这种情况下，建议在将MCLK OUT信号应用于电路的其余部分之前，使用CMOS缓冲器对其进行缓冲。
系统同步
设置寄存器的FSYNC位允许用户在不影响部件的任何设置条件的情况下重置调制器和数字滤波器。这允许用户从已知时间点（即FSYNC从1更改为0时）开始收集模拟输入的样本。
当设置寄存器的FSYNC位中有1时，数字滤波器和模拟调制器保持在已知的复位状态，并且该部分不处理任何输入样本。当0被写入FSYNC位时，调制器和滤波器被从这个复位状态中取出，在下一个主时钟边缘，部件开始再次采集样本。
FSYNC输入还可以用作软件启动转换命令，允许以传统转换器方式操作AD7715。在此模式下，写入FSYNC位开始转换，DRDY的下降沿指示转换何时完成。这种方案的缺点是每次更新数据寄存器时都要考虑滤波器的稳定时间。这意味着在这种模式下，数据寄存器的更新速度要慢三倍。
由于FSYNC位重置了数字滤波器，因此必须经过3×1/输出速率的完全稳定时间，才能将新字加载到部件的输出寄存器。如果DRDY信号是低-当FSYNC变为0时，FSYNC命令不会将DRDY信号重置为高。这是因为AD7715识别出数据寄存器中有一个字未被读取。DRDY行保持低位，直到数据寄存器发生更新，此时它会在500×tCLK内变高，然后再次返回低位。从数据寄存器的读取重置DRDY信号high，直到滤波器的设置时间结束（从FSYNC命令）并且数据寄存器中有一个有效的新词时，它才返回low。如果医生当FSYNC命令被发出时，DRDY行将不会返回low，直到过滤器的设置时间结束。
复位输入
AD7715上的复位输入复位所有逻辑、数字滤波器和模拟调制器，同时所有片上寄存器复位至其默认状态。DRDY驱动高，AD7715在复位输入低的情况下与任何寄存器通信。当重置输入返回高位时忽略AD7715开始处理数据，DRDY在3×内返回低位1/表示数据寄存器中有效新词的输出速率。然而，AD7715在复位后以其默认设置条件运行，通常需要在复位命令后设置所有寄存器并执行校准。
即使在复位输入低的情况下，AD7715的片上振荡器电路仍继续工作。主时钟信号在MCLK OUT引脚上继续可用。因此，在系统时钟由AD7715的时钟提供的应用中，AD7715产生不间断的主时钟在重置命令期间。
待机模式
AD7715的通信寄存器中的STBY位允许用户在不需要提供转换结果时将部件置于断电模式。在待机模式下，AD7715保留其所有片上寄存器（包括数据寄存器）的内容。当从待机模式释放时，该部件开始处理数据，并且当0写入STBY位时，数据寄存器中以3×1/输出速率有一个新字可用。
STBY位不影响数字接口，也不影响DRDY线路的状态。如果当STBY位变低时DRDY是高的，它将保持高直到有一个有效的数据寄存器中的新词。如果在STBY位变低时DRDY是低的，它将保持低，直到数据寄存器更新，此时DRDY行返回高500倍在重新回到低位之前，先切入。如果当部件进入待机模式时DRDY低（表示数据寄存器中有一个有效的未读字），则可以在部件处于待机状态时读取数据寄存器。在读取操作结束时，DRDY线路将被重置为正常的高电平。
将部件置于待机模式可将部件从外部主时钟操作时的总电流降低至5微安，前提是该主时钟已停止。如果外部时钟继续在待机模式下运行，则对于5伏电源，待机电流通常增加到150微安，对于3.3伏电源，待机电流通常增加到75微安。如果使用晶体或陶瓷谐振器作为时钟源，则待机模式下的总电流通常为400微安（带5伏电源），90微安（带3.3伏电源）。这是因为片上振荡器电路在部件处于待机模式时继续运行。这在系统时钟由AD7715的时钟提供的应用中很重要，以便AD7715即使在待机模式下也能产生不间断的主时钟。
准确度
与VFC和其他集成ADC一样，∑-ΔADC不包含任何非单调性源，本质上不提供丢失的代码性能。AD7715采用了高品质的片上电容器，电容/电压系数非常低，从而实现了良好的线性度。该装置还通过在输入级使用斩波器稳定技术来实现低输入漂移。为了确保随着时间和温度的变化具有优异的性能，AD7715采用数字校准技术，将偏移和增益误差降至最低。
漂移因素
AD7715使用斩波器稳定技术来最小化输入偏移漂移。模拟开关中的电荷注入和采样节点处的直流泄漏电流是变换器偏移电压漂移的主要来源。直流输入漏电流本质上与所选增益无关。转换器内的增益漂移主要取决于内部电容器的温度跟踪。它不受泄漏电流的影响。
通过重新校准转换器，可以随时消除由偏移漂移或增益漂移引起的测量误差。使用系统校准模式还可以最小化信号调节电路中的偏移和增益误差。积分和微分线性误差不受温度变化的显著影响。
电源
AD7715不需要特定的电源顺序；AVDD或DVD电源可以先启动。虽然AD7715的锁存性能良好，但在REF IN、AIN或逻辑输入引脚处的信号之前向AD7715通电是很重要的，以避免过大电流。如果这是不可能的，那么流动在这些引脚的电流应该是有限的。如果AD7715和系统数字电路使用单独的电源，则应首先为AD7715通电。如果不能保证这一点，那么限流电阻应与逻辑输入串联，以再次限制电流。
在正常运行期间，AD7715模拟电源（AV）应始终大于或等于其数字电源（DVD）。
供电电流
AD7715上的电流消耗是为3 V至3.6 V和4.75 V至5.25 V的电源指定的。部件在2.85 V至5.25 V的电源范围内工作，并且部件的IDD随电源电压在此范围内的变化而变化。图7显示了25°C时，1 MHz外部时钟和2.4576 MHz外部时钟的典型IDD随VDD电压的变化。AD7715在无缓冲模式下工作。该关系式表明，通过操作VDD电压较低的部件，可以使IDD最小化。AD7715上的IDD也通过使用外部主时钟或在使用片上振荡器电路时优化外部组件而最小化。
接地及布置
由于模拟输入和参考输入是差分的，所以模拟调制器中的大多数电压都是共模电压。零件的优秀共模抑制消除了这些输入上的共模噪声。AD7715的模拟和数字电源是独立的，并分别固定，以最小化设备模拟和数字部分之间的耦合。数字滤波器可抑制电源上的宽带噪声，调制器采样频率的整数倍除外。数字滤波器还去除来自模拟和参考输入的噪声，前提是这些噪声源不会使模拟调制器饱和。因此，AD7715比传统的高分辨率转换器更容易受到噪声干扰。但是，由于AD7715的分辨率很高，而AD7715的噪声水平很低，因此必须注意接地和布局。
容纳AD7715的印刷电路板的设计应使模拟和数字部分分开并限制在板的某些区域。这有助于使用易于分离的地平面。最小蚀刻技术通常对地平面最好，因为它提供了最好的屏蔽。数字和模拟地面只能在一个地方连接。如果AD7715是唯一需要AGND到DGND连接的设备，则接地平面应连接在AD7715的AGND和DGND管脚处。如果AD7715处于多个设备需要AGND到DGND连接的系统中，则仍应仅在一个点进行连接，即应在尽可能靠近AD7715的位置建立星形接地点。
避免在设备下运行数字线路，因为这些耦合噪声会影响模具。模拟接地平面应允许在AD7715下运行，以避免噪声耦合。AD7715的电源线应使用尽可能大的轨迹，以提供低阻抗路径，并减少故障对电源线的影响。时钟等快速开关信号应采用数字接地屏蔽，以避免向电路板的其他部分辐射噪声，时钟信号不得在模拟输入端附近运行。避免数字和模拟信号交叉。板的相对侧上的痕迹应彼此成直角。这减少了通过电路板的馈通效应。到目前为止，微带技术是最好的，但在双面板上并不总是可行的。在这种技术中，电路板的组件侧专用于接地平面，而信号则放置在焊料侧。
使用高分辨率模数转换器时，良好的解耦非常重要。所有模拟电源应与10μF钽分离，并与0.1μF电容器并联至AGND。为了从这些去耦组件中获得最佳效果，必须将它们放置在尽可能靠近设备的位置，理想情况下是正好对着设备。所有逻辑芯片应与0.1μF盘状陶瓷电容器分离到DGND。在使用公共电源电压驱动AD7715的AV和DVD的系统中，建议使用系统的AVDD电源。该电源应在AD7715和AGND的AVDD引脚之间具有推荐的模拟电源去耦电容器，在AD7715和DGND的DVDD引脚之间具有推荐的数字电源去耦电容器。
评估AD7715性能
AD7715的建议布局在AD7715的评估板中概述。评估板包包括一个完全组装和测试的评估板、文档、通过PC机的USB端口控制评估板的软件以及分析AD7715在PC机上性能的软件。评估板型号为EVAL-AD7715-3EBZ。
应用于AD7715的信号中的噪声级也可能影响部件的性能。AD7715软件评估包允许用户独立于模拟输入信号评估部件的真实性能。该方案涉及在AD7715的差分输入内部短路的部分使用测试模式，以便为模拟调制器提供零差分电压。在设备外部，将AIN（负极）输入连接到部件允许共模范围内的电压。该方案应在对零件进行校准后使用。
数字接口
AD7715的可编程功能由一组如前所述的片上寄存器控制。数据通过部件的串行接口写入这些寄存器，并且该接口还提供对片上寄存器的读取访问。与部件的所有通信必须从对通信寄存器的写入操作开始。通电或复位后，设备期望对其通信寄存器进行写操作。写入该寄存器的数据确定该部件的下一个操作是读操作还是写操作，还确定该读操作或写操作发生在哪个寄存器。因此，对部件上任何其他寄存器的写访问开始于对通信寄存器的写操作，然后是对所选寄存器的写操作。从部件上的任何其他寄存器（包括输出数据寄存器）的读取操作从对通信寄存器的写入操作开始，接着从所选寄存器的读取操作开始。
AD7715的串行接口由五个信号组成，CS，SCLK，DIN，DOUT和DRDY。DIN线用于将数据传输到片上寄存器，而DOUT线用于从片上寄存器访问数据。SCLK是设备的串行时钟输入，所有的数据传输（在DIN或DOUT上）都与此SCLK相关信号。DRDY线用作状态信号，指示何时可以从AD7715的数据寄存器读取数据。当输出寄存器中有新的数据字可用时，DRDY将变低。当数据寄存器的读取操作完成时，它被重置为高。在更新输出寄存器之前，它也会变高，以指示何时不从设备读取，以确保在更新寄存器时不尝试读取数据。CS用于选择设备。它可用于在多个部件连接到串行总线的系统中解码AD7715。
图8和图9显示了连接到带有CS的AD7715用于解码部件。图8是对AD7715的输出移位寄存器的读操作，而图9显示了对输入移位寄存器的写操作。可以从输出寄存器中读取相同的数据两次即使DRDY行在第一次读取操作后返回高位。但是，要注意确保在下一次输出更新即将发生之前，读取操作已经完成。
AD7715串行接口可以在三线模式下工作，方法是将CS输入连接到低位。在这种情况下，使用SCLK、DIN和DOUT线与AD7715通信，并且可以通过询问通信寄存器的MSB来获得DRDY的状态。此方案适合与微控制器。如果需要CS作为解码信号，则可以从端口位生成CS。对于微控制器接口，建议SCLK在数据传输之间高空闲。
AD7715还可以使用用作帧同步信号的CS来操作。该方案适用于DSP接口。在这种情况下，第一位（MSB）是有效的时钟由CS输出，因为CS通常发生在DSP中SCLK的下降沿之后。SCLK可以在数据传输之间继续运行，前提是遵守计时编号。
通过执行复位输入，可以复位串行接口
在这方面。它也可以通过在DIN输入端写入一系列1s来复位。如果逻辑1被写入AD7715数据线至少32个串行时钟周期，则串行接口复位。这确保了在三线制系统中，如果接口丢失通过软件错误或系统中的某些故障，可以将其重置回已知状态。此状态返回AD7715期望对其通信寄存器执行写操作的接口。此操作本身不会重置任何寄存器的内容，但由于接口丢失，写入任何寄存器的信息是未知的，建议重新设置所有寄存器。
一些微处理器或微控制器串行接口有一条串行数据线。在这种情况下，可以将AD7715的DOUT和DIN线连接在一起，并将它们连接到处理器的单个数据线。该数据线应使用10 kΩ上拉电阻器。在这种情况下，如果接口丢失，因为读写操作共享同一行，那么将其重置回已知状态的过程与前面描述的有所不同。它需要24个串行时钟的读取操作，然后是写入操作，其中逻辑1被写入至少32个串行时钟周期，以确保串行接口返回到已知状态。
配置AD7715
AD7715包含三个片上寄存器，用户可通过串行接口访问这些寄存器。与这些寄存器中任何一个的通信首先通过写入通信寄存器来启动。图10列出了一个顺序流程图，用于在通电或复位后配置所有寄存器。流程图还显示了两个不同的读取选项对DRDY pin进行轮询以确定何时更新数据寄存器已经发生，在第二个地方询问通信寄存器的DRDY位，以查看是否发生了数据寄存器更新。流程图中还包括一系列单词，这些单词应写入寄存器中，以满足特定的操作条件。这些条件是增益1，无滤波器同步，双极模式，缓冲关闭，时钟2.4576mhz，输出速率60hz。
微控制器/微控制器接口
AD7715灵活的串行接口允许与大多数微控制器和微处理器进行简单的接口。图10的流程图概述了将微控制器或微处理器连接到AD7715时应遵循的顺序。图11、图12和图13显示了一些典型的接口电路。
AD7715上的串行接口仅能从三条线操作，并且与SPI接口协议兼容。三线操作使该部分成为隔离系统的理想选择，在隔离系统中，接口线的数量最小化，所需的光隔离器的数量最小化。AD7715的数字输入（特别是SCLK输入）的上升和下降时间应不超过1微秒。
AD7715上的大多数寄存器是8位寄存器。这有助于与微控制器的8位串行端口轻松连接。部分寄存器高达16位，但到这些16位寄存器的数据传输可以包括一个完整的16位传输或两个到微控制器串行端口的8位传输。DSP处理器和微处理器通常在串行数据操作中传输16位数据。其中一些处理器，如ADSP-2105，具有编程串行传输周期数的功能。这允许用户定制任何传输中的位数，以匹配AD7715中所需寄存器的寄存器长度。
尽管AD7715上的一些寄存器的长度只有8位，但如果需要，在连续的写操作中与其中两个寄存器通信可以作为单个16位数据传输来处理。例如，如果要更新设置寄存器，处理器必须首先写入通信寄存器（即下一个操作是写入设置寄存器），然后再向设置寄存器写入8位。如果需要，这都可以在一个16位传输中完成，因为一旦通信寄存器的写入操作的8个串行时钟完成，该部件立即为设置寄存器的写入操作进行设置。
AD7715至68HC11接口
图11显示了AD7715和68HC11微控制器。此图显示了AD7715硬接线低电平上与CS的最小（三线）接口。在该方案中，通信寄存器的DRDY位被监视以确定何时更新数据寄存器。另一种方案是监视来自7715年。DRDY线路的监控可以在两种方式。首先，DRDY可以连接到68HC11的端口位之一（例如PC0），该端口位被配置为输入。然后轮询此端口位以确定DRDY的状态。第二种方案是使用中断驱动系统，其中DRDY输出连接到68HC11的IRQ输入。对于需要控制AD7715上的CS输入的接口，可以使用配置为输出的68HC11（例如PC1）的端口位之一来驱动CS输入。
68HC11在主模式下配置，其CPOL位设置为逻辑1，其CPHA位设置为逻辑1。当68HC11这样配置时，其SCLK线在数据传输之间高空闲。AD7715不能进行全双工操作。如果AD7715配置为写入操作，则即使SCLK输入处于活动状态，输出线上也不会出现数据。类似地，如果AD7715被配置为读取操作，则即使SCLK处于活动状态，也会忽略显示在DIN线上的部件的数据。
68HC11和AD7715之间接口的编码在AD7715到68HC11接口的C代码部分中给出。在此示例中，AD7715的DRDY输出线连接到68HC11的PC0端口位，并进行轮询以确定其状态。
AD7715至8XC51接口
AD7715和8XC51微控制器之间的接口电路如图12所示。图表显示AD7715硬接线上与CS的最低接口连接数低。在8XC51接口的情况下，最小互连数只有两个。在这个计划中，监视通信寄存器的DRDY位，以确定何时更新数据寄存器。另一种方案，将接口线的数量增加到三条，监视AD7715的DRDY输出线。DRDY线路的监控可以通过两种方式完成。第一，DRDY可以连接到配置为输入的8XC51的端口位之一（如P1.0）。然后轮询此端口位以确定DRDY的状态。第二种方案在这种情况下，DRDY输出连接到8XC51的INT1输入端。对于需要控制AD7715上的CS输入的接口，8XC51的一个端口位（如P1.1），即配置为输出，可用于驱动CS输入。
8XC51在其模式0串行接口模式下配置。它的串行接口包含一条数据线。因此，AD7715的DOUT和DIN引脚应与10 kΩ上拉电阻器连接在一起。8XC51上的串行时钟在数据传输之间高怠速。8XC51在写入操作中首先输出LSB，而AD7715在写入输出串行寄存器之前重新排列。类似地，在读取操作期间，AD7715首先输出MSB，而8XC51则需要LSB。因此，在累加器中提供来自AD7715的正确数据字之前，需要重新排列读入串行缓冲器的数据。
AD7715至ADSP-2184N/ADSP-2185N/ADSP-2186N/ADSP-2187N/ADSP-2188N/ADSP-2189N接口
图13显示了AD7715和ADSP-2184N/ADSP-2185N/ADSP-2186N/ADSP-2187N/ADSP-2188N/ADSP-2189N数字信号处理器。在界面中如图所示，监视通信寄存器的DRDY位以确定何时更新数据寄存器。另一种方案是使用中断驱动系统，在哪种情况下，DRDY输出连接到DSP处理器的IRQ2输入为备用帧模式设置。DSP处理器的RFS和TFS管脚被配置为活动低输出，并且DSP处理器串行时钟线SCLK也被配置为输出。当RFS或来自DSP处理器的TFS输出处于活动状态。数字信号处理器上的串行时钟频率应限制在3兆赫，以确保AD7715的正确工作。
设置AD7715的代码
用于连接AD7715到68HC11的C代码部分给出了一组用于连接68HC11微控制器到AD7715。样本程序在AD7715上设置各种寄存器，并将1000个样本从部件读取到68HC11。零件上的设置条件与图10的流程图所示完全相同。在这里给出的示例代码中对DRDY输出进行轮询，以确定数据寄存器中是否有新的有效字可用。
此程序中的事件顺序如下：
1、写入通信寄存器，在待机状态下将增益设置为1。
2、写入设置寄存器，设置双极模式，缓冲区关闭，无滤波器同步，确认时钟频率为2.4576MHz，设置输出速率为60Hz并启动自校准。
3、轮询DRDY输出。
4、从数据寄存器读取数据。
5、循环执行步骤3和步骤4，直到采集到指定数量的样本。
接口代码G AD7715至68HC11
应用程序信息
AD7715提供低成本、高分辨率的模拟数字功能。由于模数转换功能是由∑-Δ体系结构提供的，因此它使零件对噪声环境更加免疫，从而使零件成为工业和过程控制应用的理想零件。它还提供可编程增益放大器、数字滤波器和校准选项。因此，它比现成的集成adc提供了更多的系统级功能，而不必提供高质量的集成电容器。此外，在系统中使用AD7715可以使系统设计者获得更高的分辨率，因为AD7715的噪声性能明显优于集成adc。
片上PGA允许AD7715处理低至10 mV满标度、V=1.25 V的模拟输入电压范围。当部件在无缓冲模式下工作时，部件的差分输入允许该模拟输入范围在AGND和AV之间的任何位置具有绝对值。它允许用户将传感器直接连接到AD7715的输入端。AD7715上的可编程增益前端允许部件处理从0 mV到20 mV到0 V到2.5 V的单极模拟输入范围和从±20 mV到±2.5 V的双极输入。由于部件从单个电源操作，这些双极范围与偏置的上差分输入有关。
压力测量
AD7715的一个典型应用是压力测量。图14显示了AD7715与压力传感器（来自Sensym的BP01）一起使用。压力传感器布置在桥接网络中，并在其OUT（＋）和OUT（－）端子之间提供差分输出电压。当传感器上的额定满标度压力（在本例中为300 mmHg）时，差分输出电压为输入电压的3 mV/V（即，其in（+）和in（－）端子之间的电压）。
假设励磁电压为5 V，传感器的满标度输出范围为15 mV。电桥的激励电压也用于产生AD7715的参考电压。因此，励磁电压的变化不会在系统中引入误差。根据图表选择24 kΩ和15 kΩ的电阻值，当励磁电压为5 V时，为AD7715提供1.92 V参考电压。
使用编程增益为128的部件，AD7715的满标度输入量程为15 mV，与传感器的输出量程相对应。
温度测量
AD7715的另一个应用领域是温度测量。图15概述了从热电偶到AD7715的连接。在该应用中，AD7715在其缓冲模式下运行，以允许前端的大型去耦电容器消除热电偶引线中可能存在的任何噪声拾取。当AD7715在缓冲模式下工作时，其共模范围减小。为了将热电偶的差分电压设置在适当的共模电压上，AD7715的AIN（负极）输入在参考电压2.5 V处偏置。
图16显示了AD7715的另一个温度测量应用程序。在这种情况下，传感器是一个电阻温度装置（RTD），一个PT100。该装置为4线RTD配置。导线电阻R和R之间存在电压降，但这只是改变了共模电压。由于AD7715的输入电流非常低，因此导线电阻R和R之间没有电压降。引线电阻的源阻抗很小，因此通常不需要打开AD7715上的缓冲器。如果需要缓冲器，则应通过在RTD的底端和AD7715的AGND之间插入一个小电阻来相应地设置共模电压。在图16所示的应用中，外
