AD7767点击型号即可查看芯片规格书
特征
过采样逐次逼近（SAR）结构高性能交直流精度，低功耗；115.5分贝动态范围，32 kSPS（AD7767-2）；112.5分贝动态范围，64 kSPS（AD7767-1）；109.5分贝动态范围，128 kSPS（AD7767）-118分贝THD；超低功率；8.5兆瓦，32 kSPS（AD7767-2）；10.5兆瓦，64 kSPS（AD7767-1）；15 mW，128 kSPS（AD7767）高直流精度；24位，无缺码（NMC）；INL:？3 ppm（典型），±7.6 ppm（最大）；低温漂移；零误差漂移：15 nV/℃；增益误差漂移：0.4ppm/℃；片上低通FIR滤波器；线性相位响应；通带纹波：±0.005db；阻带衰减：100分贝；2.5 V电源，带1.8 V/2.5 V/3 V/3.6 V逻辑接口选项；灵活的接口选项；多设备同步；菊花链能力；断电功能；温度范围：−40°C至+105°C。
应用
低功耗PCI/USB数据采集系统；低功耗无线采集系统；振动分析仪器；高精度医学采集。
一般说明
AD7767/AD7767-1/AD7767-2是高性能、24位、过采样的合成孔径雷达模数转换器（ADC）。AD7767/AD7767-1/AD7767-2结合了大动态范围和输入带宽的优点，分别消耗15兆瓦、10.5兆瓦和8.5兆瓦的功率，并包含在一个16导TSSOP包中。
AD7767/AD7767-1/AD7767-2是超低功耗数据采集（如基于PCI和USB的系统）的理想选择，可提供24位分辨率。AD7767/AD7767-1/AD7767-2具有卓越的信噪比、宽动态范围和卓越的直流精度，非常适合在宽动态范围内测量小信号变化。这特别适用于在较大的交流或直流信号上测量输入上的微小变化的应用。在这种应用中，AD7767/AD7767-1/AD7767-2准确地收集交流和直流信息。
AD7767/AD7767-1/AD7767-2包括一个车载数字滤波器（带有线性相位响应），该滤波器通过滤波过采样的输入电压来消除带外噪声。过采样架构还降低了前端抗锯齿要求。AD7767的其他特性包括SYNC/PD（同步/断电）管脚，允许多个AD7767设备同步。SDI管脚的增加提供了菊花链连接多个AD7767设备的选项。
AD7767/AD7767-1/AD7767-2使用5伏参考电压从2.5伏电源运行。这些设备的工作温度为-40°C至+105°C。
相关设备
时序图
绝对最大额定值
T=25°C，除非另有说明。
高于绝对最大额定值的应力可能会对设备造成永久性损坏。这仅是一个应力额定值；设备在本规范操作章节所述条件或以上任何其他条件下的功能操作并不意味着。长期暴露在绝对最大额定值条件下可能会影响设备可靠性。
典型性能特征
AV=DV=2.5V±5%，V=1.8V～3.6V，V=5V，MCLK=1MHz，共模输入=V/2。T=25°C，除非另有说明。所有的fft都是用8192个样本用四项Blackman-Harris窗口生成的。
术语
信噪比
SNR是实际输入信号的rms值与Nyquist频率以下所有其他频谱分量的rms和的比值，不包括谐波和直流电。信噪比用分贝表示。
总谐波失真（THD）
THD是谐波的均方根和与基波的比值。对于AD7767，定义为：
其中：V1是基波的均方根振幅。V2、V3、V4、V5和V6是六次谐波。
非谐波无杂散动态范围（SFDR）
SFDR是均方根信号振幅与峰值杂散频谱分量的均方根值之比，不包括谐波。
动态范围
动态范围是满标度的均方根值与输入短路时测得的均方根噪声之比。动态范围的值以分贝表示。
互调失真
当输入由两个频率（fa和fb）的正弦波组成时，任何具有非线性的有源器件都会在mfa±nfb的和频和差频产生畸变产物，其中m，n=0，1，2，3，等等。互调失真项是指m和n都不等于0的项。例如，二阶项包括（fa+fb）和（fa-fb），三阶项包括（2fa+fb），（2fa-fb），（fa+2fb）和（fa-2fb）。
AD7767使用CCIF标准进行测试，其中使用接近输入带宽顶端的两个输入频率。
在这种情况下，二阶项通常在频率上与原始正弦波相距，而三阶项通常在接近输入频率的频率上。因此，指定了二阶和三阶项另外。互调失真的计算是根据THD规范进行的，其中它是单个失真产品的rms和与以分贝表示的基本原理和的rms振幅的比值。
积分非线性（INL）
INL是通过ADC传输函数端点的直线的最大偏差。
微分非线性
DNL是ADC中任意两个相邻码之间的测量值与理想1lsb变化之间的差。
零误差
零误差是理想中刻度输入电压（当两个输入短接在一起时）与产生中刻度输出代码的实际电压之间的差。
零误差漂移
零误差漂移是由于温度变化1°C导致的实际零误差值的变化。它表示为室温下满量程的百分比。
增益误差
第一次转换（从100…000到100…001）应在模拟电压的标称负满标度以上1/2 LSB处发生。
最后一次转换（从011…110到011…111）应发生在低于模拟电压的标称满标度1.5 LSB处。增益误差是最后一个跃迁的实际电平与第一个跃迁的实际电平之间的差与理想电平之间的差的偏差。
增益误差漂移
增益误差漂移是由于温度变化1°C而引起的实际增益误差值的变化。它表示为室温下满量程的百分比。
共模抑制比
共模抑制比是指在满标度频率f时ADC输出功率与在频率f时施加在V和V输入共模电压上的100 mV正弦波功率之比。
其中Pf是ADC输出中频率f处的功率，Pf是ADC输出中频率f处的功率。
操作理论
AD7767/AD7767-1/AD7767-2使用应用于逐次逼近（SAR）核心的全差分模拟输入进行操作。采用线性相位数字FIR滤波器对过采样SAR的输出信号进行滤波。完全过滤后的数据以串行格式输出，MSB首先被打卡。
AD7767/AD7767-1/AD7767-2传递函数
AD7767/AD7767-1/AD7767-2的转换结果以24位串行双补格式输出。全差分输入V和V由AD7767/AD7767-1/AD7767-2相对于参考电压输入（VREF+）缩放，如图28所示。
变频器运行
在内部，应用于SAR核心的输入波形被转换，并且以等于MCLK的速率将等效数字字输出到数字滤波器。通过采用过采样，转换器的量化噪声在0到f的宽带宽上传播。这意味着包含在感兴趣的信号频带中的噪声能量被降低（参见图29）。
转换器输出后的数字滤波作用是去除带外量化噪声（见图30）。这还具有将数据速率从滤波器输入处的f降低到数字输出处的f/8、f/16或f/32的效果，具体取决于所使用的设备的型号。
数字滤波器由三个独立的滤波器块组成。图31显示了过滤器的三个组成块。第一滤波块的抽取顺序被设置为2、4或8。其余各段各抽取2人。
表6显示了AD7767的三个可用模型，列出了输出数据速率相对于实现的抽取率顺序的变化。这使得额外滤波和带宽减少之间存在的权衡成为焦点，由此使用具有更大抽取率的滤波器选项在降低可用输入带宽的同时提高噪声性能。
注意，表6所示的输出数据速率是在使用最大MCLK输入频率1.024mhz时实现的。输出数据速率与MCLK频率成线性关系，数字功率也随MCLK频率而消散。
在AD7767、AD7767-1和AD7767-2上实现的滤波器的稳定时间与所使用的滤波器的长度有关。滤波器在时域中的响应设置滤波器的稳定时间。表7显示了AD7767/AD7767-1/AD7767-2。
AD7767、AD7767-1和AD7767-2上的数字滤波器的频率响应分别如图32、图33和图34所示。在奈奎斯特频率（输出数据速率/2）下，数字滤波器提供6db的衰减。在每种情况下，滤波器提供100db的阻带衰减和±0.005db的通带纹波。
模拟输入结构
AD7767/AD7767-1/AD7767-2配置为差分输入结构。在模拟输入分别为VIN+和VIN-，引脚4和引脚5。使用差分输入提供对常见信号的抑制至车辆识别号+和车辆识别号-引脚。
图35显示了AD7767/AD7767-1/AD7767-2。两个二极管差分输入为模拟输入提供ESD保护。
注意确保模拟输入信号不超过按规定，参考电源电压（VREF+）大于0.3 V在绝对最大额定值部分。如果输入电压超过这个极限时，二极管将变为正向偏置并启动传导电流。二极管最大可处理130毫安。
模拟输入的阻抗可以建模为并联
C1与RIN、C1和C2串联形成的网络的组合。C1的值由引脚电容。RIN通常为1.4kΩ，集中分量串联电阻和开关的RON。C2通常22pf，其值由采样电容控制。电源和参考电压AD7767/AD7767-1/AD7767-2由2.5 V电源供电适用于DVD和AVDD管脚。接口被指定为在1.7伏和3.6伏之间工作。AD7767/AD7767-1/AD7767-2从2.2 V范围内的参考输入操作应用于VREF+引脚的2×AVDD。名义参考电源电压为5 V，但也可以使用2.5 V电源。什么时候？使用5 V参考电压时，推荐的参考设备为ADR445、ADR435或ADR425；当使用2.5 V时，ADR441，建议使用ADR431或ADR421。施加在参考输入（VREF+）作为参考电源工作作为AD7767/AD7767-1/AD7767-2的电源装置。因此，当使用5 V参考输入时，满标度AD7767/AD7767-1/AD7767-2的差分输入范围
是10 V。有关最大输入电压。
AD7767接口
AD7767为用户提供了灵活的串行接口，使用户能够实现最理想的接口申请方案。AD7767接口包括七种不同的信号。其中五个信号是输入信号：MCLK，CS、同步/PD、SCLK和SDI。另外两个信号是输出：DRDY和SDO。
初始通电
初始通电时，应用连续MCLK信号。它是建议用户重置AD7767以清除过滤器确保正确操作。复位完成，如图所示在图5中，所有事件都是相对于上升沿发生的麦克尔克的。SYNC/PD输入上的负脉冲启动复位，DRDY输出切换到逻辑高并保持高，直到有效数据可用。接上电源后AD7767通过将SYNC/PD引脚转换为logic high设备输出有效数据之前需要时间。这个沉降时间tSETTLING是MCLK频率和抽取率。列出每个AD7767的结算时间模型，在评审时应参考。
读取数据
AD7767在串行数据输出管脚（SDO）上输出其数据转换结果，其格式为：MSB-first，twos-complete，24位。MCLK是主时钟，控制所有AD7767转换。SCLK是设备的串行时钟输入。所有数据传输都与SCLK信号有关。
DRDY线用作状态信号，指示何时可以从AD7767读取数据。DRDY的下降沿表示输出中有一个新的数据字可用设备的寄存器。在允许从SDO管脚读取输出数据期间，DRDY保持在低位。这个DRDY信号返回逻辑高，指示何时不从设备读取。请确保在更新输出寄存器期间不尝试读取数据。
AD7767提供使用芯片选择输入信号的选项（CS）在其数据读取周期中。CS信号是SDO引脚的门，允许许多AD7767设备共享同一串行总线。它作为一个指令信号发送到这些设备中的每一个允许使用公共汽车。当CS为逻辑高时，AD7767的SDO线为三态。
可以启动两种不同的模式来读取数据来自AD7767设备：CS下降沿的模式在DRDY下降沿和CS下降沿出现在DRDY下降沿之前（当CS设置为逻辑低时）。
当CS下降沿出现在DRDY下降沿之后时，转换结果的MSB在SDO行上可用CS下降沿。转换结果的剩余位（MSB-1、MSB-2等）被计时到SDO行上通过沿着CS下降沿的SCLK下降沿。图3详细说明了这个接口方案。
当CS处于低位时，AD7767串行接口可以在3线模式下工作，如图4所示。在这种情况下，转换结果的MSB在医生的边缘。数据转换结果的剩余位（MSB-1、MSB-2等）由随后的SCLK下降沿计时到SDO行。
断电、复位和同步
AD7767同步/PD引脚允许用户同步多个AD7767设备。此引脚还允许用户重置AD7767设备并关闭其电源。这些特性是相对于MCLK的上升沿实现的，如图5所示，标记为A、B、C和D。
要关闭、重置或同步设备，AD7767同步/PD引脚应取低。在MCLK的第一个上升沿上，AD7767断电。数字管脚传输-选项设置为逻辑高，表示输出寄存器中的数据不再有效。在MCLK的每个后续上升沿上检查同步/PD引脚的状态。在第一个上升沿当SYNC/PD管脚处于高位时，AD7767断电。在下一上升沿上，AD7767的滤波器复位。在下面的上升沿上，采集第一个新样本。
从滤波器复位开始的稳定时间t必须在沉降设备输出有效数据（见表7）。输出在t之后变为逻辑低，以指示SDO上的有效数据何时可供回读。
菊花链
菊花链设备允许许多设备通过在一条数据线上级联多个adc的输出来使用相同的数字接口线。这个特性对于reduce特别有用-组件计数和布线连接，例如，在隔离的多转换器应用中或对于接口容量有限的系统。数据回读类似于对移位寄存器进行计时，其中数据在SCLK的下降沿上计时。
图36中的框图显示了如何连接设备以实现菊花链功能。所示方案通过将AD7767设备的SDO管脚的输出数据传递给链中下一个AD7767设备的SDI输入来操作。然后，数据继续通过链，直到它被计时到链中第一个设备的SDO管脚上。
以菊花链模式读取数据
四个AD7767设备的菊花链示例如图36和图37所示。在图36所示的情况下，标记为A的AD7767的输出是完整菊花链的输出。链中的最后一个设备（标记为D的AD7767）具有
其串行数据输入（SDI）引脚接地。所有的链中的设备必须使用公共MCLK、SCLK、CS和SYNC/PD信号。要启用菊花链转换过程，请将公共SYNC/PD脉冲应用于所有设备，同步链中的所有设备（请参阅掉电、复位和同步部分）。
将SYNC/PD脉冲应用于所有设备后，在设备链的输出处出现有效转换数据之前存在延迟（如表7所列）。如图37所示，第一个转换结果是从标记为A的AD7767设备输出的。该24位转换结果后接分别标记为B、C和D的设备的转换结果，所有转换结果都以MSB第一顺序输出。转换结果流通过链中的每个设备计时，并最终计时到标记为A的AD7767设备的SDO管脚上。链中所有设备的转换结果必须计时到链中的最终设备，其DRDY信号处于低激活状态。
这在所示的示例（图37和图38）中进行了说明，其中标记为A、B、C和D的设备的转换结果在DRDY（A）的下降沿和DRDY（A）的上升沿。
选择SCLK频率
如图37所示，SCLK下降边缘的数量在DRDY（A）处于活动低位期间发生，必须与链中的设备数乘以24（每个设备必须通过SDO（A）时钟的位数）匹配。
因此，必须预先确定使用已知公共MCLK频率的已知菊花链长度所需的SCLK（t）周期。注意，最大SCLK频率由t控制，并在不同V电压的定时规格表中指定。
如果CS被限制在逻辑低位，
其中：K是链中的AD7767设备数。
tSCLK是SCLK的周期。
胎面花纹等于tDRDY-t5。
如果在菊花链接口中使用CS，
其中：K是链中的AD7767设备数。
tSCLK是SCLK的周期。
胎面花纹等于tDRDY-t5。
注意，SCLK的最大值由t8控制，并且不同驱动器的定时规格表中规定电压。
菊花链模式配置和时序图
DRIVING THE AD7767
AD7767必须用全差分输入驱动。AD7767装置差分输入的共模电压，因此差分输入的限制由施加到该装置的参考电压（V）设定。AD7767的共模电压为V/2。当AD7767 V引脚有5 V电源（使用ADR445、ADR435或ADR425）时，共模电压为2.5 V，这意味着可以应用于AD7767差分输入的最大输入是约2.5 V的5 V p-p输入。
2.5 V的模拟电压为AD7767 AV引脚供电。但是，AD7767允许用户应用高达5 V的参考电压。这为用户提供了更大的满标度范围，为用户提供了使用具有更大LSB电压的AD7767的选项。图39显示了AD7767的最大输入。
差分信号源
可与AD7767/AD7767-1/AD7767-2一起使用的推荐驱动电路的示例如图40所示。图40显示了如何使用ADA4841-1设备从差分源驱动AD7767/AD7767-1/AD7767-2的输入。每个差分路径由ADA4841-1设备驱动。
单端信号源
对于使用单端模拟信号（双极或单极）的应用，ADA4941-1单端到差分驱动器创建到AD7767/AD7767-1/AD7767-2的全差分输入。示意图如图41所示。
R1和R2设置输入范围和ADC范围（V）之间的衰减比。R1、R2和C的选择取决于所需的输入电阻、信号带宽、抗锯齿和噪声贡献。R2与R1之比应等于REF与峰值输入电压之比。例如，对于阻抗为4 kΩ的±10 V范围，R2=1 kΩ，R1=4 kΩ。
R3和R4在输入端设置共模，R5和R6在ADC的输入端设置共模。共模，等于V时的电压，应该接近V/2。当前电压应大致设置为V与1+R2/R1的比值。
抗锯齿
AD7767/AD7767-1/AD7767-2以1.024MHz的最大速率对模拟输入进行采样。车载数字滤波器在从滤波器停止带开始（0.547×ODR）到数字滤波器通带图像出现的范围内，为任何可能的混叠频率提供高达100 dB的衰减。这发生在MCLK减去滤波器停止带（MCLK−0.547×ODR）时，如图42所示。
表9显示了在信号进入AD7767/AD7767-1/AD7767-2之前，在数字滤波器停止带（1.024 MHz−0.547×ODR）的图像处，通过不同阶数的前端抗混叠滤波器实现的衰减。
AD7764和AD7765∑-Δ设备可供需要额外抗混叠保护的客户使用。这些设备以20兆赫的速率对信号进行内部采样，以达到最高156千赫或312千赫的输出数据速率。这意味着，当以最高速度运行时，这些设备的第一个别名点分别为19.921兆赫和19.843兆赫。
功耗
AD7767/AD7767-1/AD7767-2在超低功耗下提供卓越的性能。图43、图44和图45显示了AD7767/AD7767-1/AD7767-2的电流消耗如何随应用于设备的MCLK频率而变化。随着MCLK频率的降低，数字和模拟电流都变小。实际吞吐量等于应用的MCLK频率除以正在使用的设备使用的抽取率。例如，在800 kHz的MCLK下操作AD7767设备，由于8倍抽取滤波，导致输出数据速率为100 kHz。
VREF+输入信号
AD7767/AD7767-1/AD7767-2 V引脚的电压范围为2.4 V至2×AV（名义上为5 V）。建议由低噪声电压基准产生V输入。这些参考的例子是ADR445、ADR435、ADR425（5 V输出）和ADR421（2.5 V输出）。典型参考电源电路如图46所示。
参考电压输入引脚（V）还用作AD7767/AD7767-1/AD7767-2设备的电源。对于5 V V输入，可以在V和V上施加5 V的满标度输入，而引脚AV的电压供应保持在2.5 V。这种配置减少了所需的不同供应的数量。
低噪声电压基准的输出不需要缓冲器；但是，分离低噪声基准的输出是重要的。在电压参考装置（ADR445、ADR435、ADR425和ADR421）的输出端放置一个0.1μF的电容器，并遵循为所选参考装置提供的去耦建议。
如前所述，V引脚的标称电源为5 V，以实现可用的全动态范围。当使用2.5 V V输入（即在低功率应用中）时，信号音调比和动态范围图（使用5 V生成V input）在Specifications部分中引用的值减少了6db，这是可用输入范围减半的直接结果。
AD7767/AD7767-1/AD7767-2设备需要一个100μF的电容器接地，该电容器用作去耦电容器和V引脚的电荷贮存器。将该电容器尽可能靠近AD7767/AD7767-1/AD7767-2设备。将该电容器的值（图46中的C40）降低到10μF通常会使噪声性能降低1db。C40可以是电解电容器或钽电容器。
多路模拟输入通道
AD7767/AD7767-1/AD7767-2可与多路复用器配置一起使用。根据使用数字滤波块的任何转换器，每个信道的最大开关速率或输出数据速率是数字滤波器稳定时间的函数。
将模拟输入多路复用到使用数字滤波器的转换器的用户必须等待全数字滤波器设置时间，才能获得有效的转换结果；在该设置时间之后，可以切换信道。然后，在有效的转换结果可用和再次切换输入之前，必须再次观察完全稳定时间。
AD7767滤波器的稳定时间等于74除以正在使用的输出数据速率。因此，多路复用应用中的最大开关频率是1/（74/ODR），其中输出数据速率（ODR）是所应用的MCLK频率和所述设备使用的抽取率的函数。例如，将1.024mhz MCLK频率应用于AD7767会产生128khz的最大输出数据速率，从而允许1.729khz的多路复用器切换速率。
AD7767-1和AD7767-2采用具有更长的稳定时间的数字滤波器以获得更高的精度；因此，这些设备的最大开关频率分别为864 Hz和432 Hz。
外形尺寸
[1]最大输出数据速率下的动态范围。
[2]规格适用于所有设备，AD7767、AD7767-1和AD7767-2。请参阅术语部分。
[3]高达100毫安的瞬态电流不会导致晶闸管闭锁。
