ADSP-BF535是Blackfin®嵌入式处理器

元器件信息 2022-11-21 10:10 379 0

ADSP-BF535点击型号即可查看芯片规格书

主要特点

350MHz高性能Blackfin处理器核心；两个16位mac，两个40位alu，一个40位移位器，四个8位视频alu和两个40位累加器；类似RISC的寄存器和指令模型；编程和编译器友好支持；高级调试、跟踪和性能监视；带动态电源管理的1.0 V–1.6 V核心VDD；3.3伏输入/输出；260球PBGA包装；记忆；308K字节的片上存储器：指令L1 SRAM/Cache的16K字节；32K字节的数据L1 SRAM/缓存；4K字节的记事本L1 SRAM；256K字节的全速、低延迟L2 SRAM；存储器DMA控制器；存储器保护的存储器管理单元；无胶外部存储器控制器；同步SDRAM支持；异步，支持SRAM、Flash、ROM；外围设备；32位、33 MHz、3.3 V、PCI 2.2兼容总线接口；有主从支持；集成USB 1.1兼容设备接口；两个UART，一个带有IrDA；两个SPI兼容端口；两个全双工同步串行端口（运动型）；四个定时器/计数器，三个支持脉宽调制；16个双向可编程标志I/O引脚；看门狗定时器；实时时钟；带1到31倍频器的片内锁相环。

一般说明

ADSP-BF535处理器是Blackfin处理器系列产品的一员，集成了模拟设备公司和英特尔公司联合开发的微信号体系结构（MSA）。该体系结构将双MAC最先进的信号处理引擎、干净、正交的RISC类微处理器指令集以及单指令、多数据（SIMD）多媒体功能的优点结合到一个指令集体系结构中。

通过集成一组丰富的业界领先的系统外围设备和内存，Blackfin处理器是下一代应用程序的首选平台，这些应用程序需要RISC般的可编程性、多媒体支持和集成包中的前沿信号处理。

便携式低功耗架构

Blackfin处理器提供世界级的电源管理和性能。Blackfin处理器采用低功耗和低电压设计方法，具有动态电源管理功能，能够独立改变电压和工作频率，显著降低总体功耗。与改变工作频率相比，改变电压和频率可以大幅度降低功耗。这意味着便携式设备的电池寿命更长。

系统集成

ADSP-BF535 Blackfin处理器是下一代数字通信和便携式互联网设备的高度集成系统芯片解决方案。通过将行业标准接口与高性能信号处理核心相结合，用户可以快速开发经济高效的解决方案，而无需昂贵的外部组件。ADSP-BF535 Blackfin处理器系统外围设备包括UARTs、SPIs、SPORTs、通用定时器、实时时钟、可编程标志、看门狗定时器以及用于无胶外围设备扩展的USB和PCI总线。

ADSP-BF535外设

ADSP-BF535 Blackfin处理器包含一组丰富的外围设备，通过多条高带宽总线连接到核心，提供了系统配置的灵活性以及出色的整体系统性能。见第1页的功能框图。基本外设包括通用功能，如uart、具有PWM（脉冲宽度调制）和脉冲测量能力的定时器、通用标志I/O引脚、实时时钟和看门狗定时器。这组功能满足了各种典型的系统支持需求，并且通过部件的系统扩展能力得到了增强。除了这些通用外设外，ADSP-BF535 Blackfin处理器还包含高速串行端口，用于连接各种音频和调制解调器编解码器功能。它还包含一个事件处理程序，用于灵活管理来自片上外围设备和外部源的中断。它包含电源管理控制功能，可以根据许多应用场景调整处理器和系统的性能和电源特性。

由于在工业标准总线上包含多个提供扩展的接口，因此在许多系统设计中，片上外围设备可以很容易地通过很少或没有粘合逻辑进行扩充。其中包括一个32位、33兆赫、符合V2.2标准的PCI总线、SPI串行扩展端口和一个设备类型的USB端口。这使得连接各种各样的外围设备能够以最小的设计复杂度来根据特定的应用程序调整系统设计。

除可编程标志、实时时钟和计时器外，所有外围设备都由灵活的DMA结构支持，每个DMA通道都集成到外围设备中。还有一个单独的内存DMA通道，专用于各种内存空间（包括外部SDRAM和异步内存、内部1级和2级SRAM以及PCI内存空间）之间的数据传输。多个32位片上总线，运行频率高达133MHz，提供足够的带宽，以保持处理器核心与所有片上和外部外设上的活动一起运行。

处理器核心

如图1所示，Blackfin处理器核心包含两个乘法器/累加器（mac）、两个40位alu、四个视频alu和一个移位器。计算单元处理来自寄存器文件的8位、16位或32位数据。

每个MAC在每个周期中执行16位乘以16位的乘法，累积到40位的结果，提供8位的扩展精度。

ALU执行一组标准的算术和逻辑操作。由于两个ALU能够在16位或32位数据上操作，计算单元的灵活性可以满足各种应用需求的信号处理要求。两个32位输入寄存器中的每一个都可以看作是两个16位半寄存器，因此每个ALU可以完成非常灵活的单16位算术运算。通过将寄存器视为16位操作数对，可以在一个周期内完成双16位或单32位操作。四个16位操作可以通过利用第二个ALU简单地完成。这加快了每周期的吞吐量。

强大的40位移位器具有执行移位、旋转、标准化、提取和存储数据的广泛功能。

计算单元的数据可在16个16位条目或8个32位条目的多端口寄存器文件中找到。

强大的程序序列器控制指令执行的流程，包括指令对齐和解码。sequencer支持条件跳转和子例程调用，以及零开销循环。循环缓冲区在本地存储指令，消除了对紧循环代码的指令内存访问。

两个数据地址生成器（DAG）为同时从内存中获取双操作数提供地址。DAG共享一个包含四组32位索引、修改、长度和基址寄存器的寄存器文件。另外八个32位寄存器为变量和堆栈位置的常规索引提供指针。

Blackfin处理器支持改进的哈佛架构和层次化的内存结构。一级（L1）存储器通常以全处理器速度运行，很少或没有延迟。二级（L2）存储器是其他存储器，片内或片外，可能需要多个处理器周期才能访问。在L1级，指令存储器仅保存指令。两个数据存储器保存数据，而专用的记事本数据存储器存储堆栈和局部变量信息。在二级系统中，只有一个统一的内存空间，可以存储指令和数据。

此外，L1指令存储器和L1数据存储器可以被配置为静态ram（sram）或高速缓存。存储器管理单元（MMU）为可能在核心上运行的单个任务提供存储器保护，并且可以保护系统寄存器不受意外访问。

该体系结构提供了三种操作模式：用户模式、管理模式和仿真模式。用户模式限制了对某些系统资源的访问，从而提供了一个受保护的软件环境，而管理模式对系统和核心资源的访问是不受限制的。

Blackfin处理器指令集已经过优化，因此16位操作码代表了最常用的指令，从而产生了极好的编译代码密度。复杂的数字信号处理器指令被编码成32位操作码，代表功能齐全的多功能指令。Blackfin处理器支持有限的多发能力，其中32位指令可以与两个16位指令并行发出，允许程序员在一个指令周期内使用许多核心资源。

Blackfin处理器汇编语言使用代数语法，便于编码和可读性。该架构已被优化用于与C/C++编译器一起使用，从而导致快速和高效的软件实现。

存储器结构

ADSP-BF535 Blackfin处理器使用32位地址将内存视为单个统一的4 GB地址空间。所有资源，包括内部内存、外部内存、PCI地址空间和I/O控制寄存器，都占用这个公共地址空间的单独部分。该地址空间的存储器部分以分层结构布置，以提供很好的成本/性能平衡，将非常快、低延迟的存储器作为高速缓存或非常接近处理器的SRAM；以及更大、更低成本和更低性能的存储器系统远离处理器。见图2。

L1内存系统是Blackfin处理器核心可用的主要最高性能内存。二级内存提供额外的容量，但性能稍低。最后，通过外部总线接口单元（EBIU），提供SDRAM、闪存和SRAM扩展，可选访问超过768M字节的外部物理内存。

存储器DMA控制器提供高带宽数据移动能力。它可以在内部L1/L2存储器和外部存储器空间（包括PCI存储器空间）之间执行代码或数据的块传输。

内部（片上）存储器

ADSP-BF535 Blackfin处理器有四块片上存储器，提供对核心的高带宽访问。

第一个是L1指令存储器，由16K字节的4路集合关联高速缓存组成。此外，存储器可以被配置为SRAM。此内存以处理器的最高速度访问。

第二个片上存储器块是L1数据存储器，由两组16K字节组成。每个L1数据存储库可以被配置为双向集合关联高速缓存的一种方式或SRAM，并且由核心以全速访问。

第三个内存块是4K字节的记事本RAM，其运行速度与L1内存相同，但只能作为数据SRAM访问（不能配置为高速缓存，不能通过DMA访问）。

第四个片上存储系统是L2 SRAM存储阵列，它在核心的全带宽上提供256K字节的高速SRAM，并且延迟比L1存储阵列稍长。二级存储器是一种统一的指令和数据存储器，可以存储系统设计所需的任何代码和数据的混合。

Blackfin处理器核心有一个专用的低延迟64位宽数据路径端口，该端口连接到L2 SRAM内存。

外部（片外）存储器

外部存储器通过外部总线接口单元（EBIU）访问。这个接口提供了一个到四组同步DRAM（SDRAM）以及四组异步存储设备（包括flash、EPROM、ROM、SRAM和内存映射I/O设备）的无胶连接。

兼容PC133的SDRAM控制器可编程为最多与四个SDRAM组接口，每个SDRAM组包含16M字节到128M字节，最多可访问512M字节的SDRAM。每个银行都是独立可编程的，并且与相邻银行相邻，而不管不同银行的规模或其位置如何。这允许灵活配置和升级系统内存，同时允许核心将所有SDRAM视为一个连续的物理地址空间。

异步存储器控制器还可以编程控制多达四组设备，具有非常灵活的定时参数，可用于多种设备。无论使用的设备大小如何，每个银行都占用一个64兆字节的段，因此，只有在完全填充了64兆字节的内存时，这些银行才是连续的。

PCI接口

PCI总线定义了三个独立的地址空间，这些地址空间通过ADSP-BF535 Blackfin处理器内存空间中的windows访问。这些空间是PCI内存、PCI I/O和PCI配置。

此外，PCI接口可以用作从处理器核心到系统中控制CPU的网桥，也可以用作主机端口，其中系统中的另一个CPU是主机，ADSP-BF535用作PCI总线上的智能I/O设备。

当ADSP-BF535 Blackfin处理器作为系统控制器时，它通过映射窗口查看PCI地址空间，可以初始化系统中的所有设备并维护环境拓扑图。

PCI内存区域是一个4 GB的空间，显示在PCI总线，可用于映射总线上的内存I/O设备。ADSP-BF535 Blackfin处理器使用内存空间中的128 MB窗口来查看PCI内存空间的一部分。提供了一个基址寄存器，用于将该窗口定位在4gbyte PCI内存空间中的任何位置，而其相对于处理器地址的位置保持固定。

PCI I/O区域也是4 GB空间。但是，大多数系统和I/O设备仅使用此空间的64 KB子集作为I/O映射地址。ADSP-BF535 Blackfin处理器在这个空间中实现一个64K字节的窗口以及一个基址寄存器，该基址寄存器可用于将其定位在PCI I/O地址空间中的任何位置，而窗口在处理器的地址空间中保持相同的地址。

PCI配置空间是一个有限的地址空间，用于系统枚举和初始化。这个地址空间是处理器和PCI设备之间非常低性能的通信模式。ADSP-BF535 Blackfin处理器提供一个单值窗口，用于访问PCI配置空间中任意地址的单个数据值。这个窗口是固定的，接收值的地址，如果操作是写的，则接收值。否则，设备在读取操作中将值返回到相同的地址。

I/O内存空间

Blackfin处理器不定义单独的I/O空间。所有资源都通过平面32位地址空间映射。片上I/O设备将其控制寄存器映射到4 GB地址空间顶部附近的地址处的存储器映射寄存器（MMR）。它们被分成两个较小的块，一个包含所有核心功能的控制mmr，另一个包含核心外部芯片外设的设置和控制所需的寄存器。核心mmr只能由核心访问，并且只能在supervisor模式下访问，并且由片上外围设备以及通过PCI总线访问资源的外部设备显示为保留空间。在管理模式下，核心可以访问系统mmr，并且可以映射为可见或保留到其他设备，具体取决于所需的系统保护模型。

启动

ADSP-BF535 Blackfin处理器包含一个小的引导内核，该内核为引导配置适当的外围设备。如果ADSP-BF535 Blackfin处理器配置为从引导ROM内存空间引导，则处理器从片上引导ROM开始执行。有关更多信息，请参阅第14页的引导模式。

事件处理

ADSP-BF535 Blackfin处理器上的事件控制器处理所有到处理器的异步和同步事件。ADSP-BF535 Blackfin处理器提供支持嵌套和优先级的事件处理。嵌套允许多个事件服务例程同时处于活动状态。优先级排序确保高优先级事件的服务优先于低优先级事件的服务。控制器支持五种不同类型的事件：•仿真一个仿真事件导致处理器进入仿真模式，允许通过JTAG接口命令和控制处理器。

•重置此事件重置处理器。

•不可屏蔽中断（NMI）-NMI事件可由软件看门狗定时器或NMI输入信号生成至处理器。NMI事件通常用作断电指示器，以启动系统的有序关机。

•与程序流同步发生的异常事件，例如，在允许指令完成之前将执行异常。数据对齐冲突、未定义的指令等条件会导致异常。

•中断与程序流异步发生的事件。它们是由定时器、外围设备、输入引脚、显式软件指令等引起的。

每个事件都有一个关联的寄存器来保存返回地址和一个关联的事件返回指令。触发事件时，处理器的状态保存在管理器堆栈中。

该ADSP-BF535黑鳍处理器事件控制器由两个阶段组成，核心事件控制器（CEC）和系统中断控制器（SIC）。核心事件控制器与系统中断控制器一起工作，对所有系统事件进行优先级排序和控制。从概念上讲，来自外围设备的中断进入SIC，然后直接路由到CEC的通用中断。

核心事件控制器（CEC）

除了专用中断和异常事件外，CEC还支持9个通用中断（IVG15–7）。在这些通用中断中，建议为软件中断处理程序保留两个最低优先级的中断（IVG15-14），留下七个优先级的中断输入，以支持ADSP-BF535 Blackfin处理器的外围设备。表1描述了CEC的输入，在事件向量表（EVT）中标识了它们的名称，并列出了它们的优先级。

统中断控制器（SIC）

系统中断控制器提供从许多外围中断源到CEC的优先级通用中断输入的事件映射和路由。尽管ADSP-BF535 Blackfin处理器提供了一个默认映射，但用户可以通过将适当的值写入中断分配寄存器（IAR）来改变中断事件的映射和优先级。表2描述了到SIC的输入和到CEC的默认映射。表2。系统中断控制器（SIC）

事件控制

ADSP-BF535黑鳍处理器为用户提供了非常灵活的机制来控制事件的处理。在CEC中，三个寄存器用于协调和控制事件。每个寄存器都有16位宽，每个位代表一个特定的事件类：

•CEC中断锁存寄存器（ILAT）-ILAT寄存器指示事件被锁存的时间。当处理器锁定事件时设置适当的位，当事件被系统接受时清除适当的位。此寄存器由控制器自动更新，但在管理器模式下可以读取。

•CEC中断屏蔽寄存器（IMASK）-IMASK寄存器控制单个事件的屏蔽和取消屏蔽。当在IMASK寄存器中设置一个位时，该事件将被取消屏蔽，并在断言时由CEC处理。IMASK寄存器中的一个清除位屏蔽了该事件，因此即使该事件可能被锁存在ILAT寄存器中，处理器也无法维护该事件。在管理模式下，可以读取或写入此寄存器。（请注意，通用中断可以分别使用STI和CLI指令全局启用和禁用。）•CEC中断挂起寄存器（IPEND）

IPEND寄存器跟踪所有嵌套事件。IPEND寄存器中的一个设置位表示事件当前处于活动状态或在某个级别嵌套。此寄存器由控制器自动更新，但在管理器模式下可以读取。

SIC通过提供三个32位中断控制和状态寄存器来进一步控制事件处理。每个寄存器包含与表2中所示的每个外围中断事件相对应的位。

•SIC中断屏蔽寄存器（SIC_IMASK）-该寄存器控制每个外围中断事件的屏蔽和取消屏蔽。当在寄存器中设置一个位时，该外围事件将被取消屏蔽，并在断言时由系统处理。寄存器中的清除位屏蔽了外围事件，从而阻止处理器处理该事件。•SIC中断状态寄存器（SIC_ISTAT）-由于多个外设可以映射到单个事件，该寄存器允许软件确定触发中断的外设事件源。设置位表示外设正在断言中断，清除位表示外设没有断言事件。

•SIC中断唤醒启用寄存器（SIC_IWR）-通过启用该寄存器中的相应位，可以将每个外围设备配置为在生成事件时处理器处于关机模式时唤醒处理器。（见第11页的动态电源管理。）

由于多个中断源可以映射到一个通用中断，因此在中断处理之前或过程中，可以同时对已在此中断输入上检测到的中断事件进行多个脉冲断言。作为中断确认，SIC监视IPEND寄存器的内容。

当检测到中断上升沿时，设置适当的ILAT寄存器位（检测需要两个核心时钟周期）。当设置了相应的IPEND寄存器位时，该位被清除。IPEND位表示事件已进入处理器管道。此时，CEC将识别下一个上升沿事件并在相应的事件输入上排队。从通用中断的上升沿转换到断言的IPEND输出的最小延迟是三个核心时钟周期；但是，延迟可能要高得多，这取决于处理器内部的活动和模式。

DMA控制器

ADSP-BF535 Blackfin处理器有多个独立的DMA控制器，支持以最小的开销为Blackfin处理器核心的自动数据传输。DMA传输可以发生在ADSP-BF535 Blackfin处理器的内部存储器和任何支持DMA的外围设备之间。此外，DMA传输可以在任何支持DMA的外围设备和连接到外部存储器接口的外部设备之间完成，包括SDRAM控制器、异步存储器控制器和PCI总线接口。支持DMA的外围设备包括运动、SPI端口、UART和USB端口。每个支持DMA的外设至少有一个专用DMA信道。从PCI到PCI的DMA是通过内存DMA通道实现的。

为了描述每个DMA序列，DMA控制器使用一组称为描述符块的参数。当需要连续的DMA序列时，这些描述符块可以被链接在一起，因此一个DMA序列的完成会自动启动并启动下一个序列。描述符块包括源和目标基本指针的完整32位地址，允许访问整个ADSP-BF535 Blackfin处理器地址空间。

除了专用的外围DMA信道外，还有一个单独的存储器DMA信道，用于在ADSP-BF535 Blackfin处理器系统的各个存储器之间进行传输。这使得能够在任何存储器之间传输数据块，包括芯片级2存储器，外部SDRAM、ROM、SRAM和闪存，以及PCI地址空间，几乎不需要处理器干预。

外部存储器控制

ADSP-BF535 Blackfin处理器上的外部总线接口单元（EBIU）为各种工业标准存储设备提供了高性能、无胶接口。控制器由两部分组成：第一部分是SDRAM控制器，用于连接工业标准的同步DRAM设备和dims（双列直插内存模块），第二部分是异步内存控制器，用于连接各种内存设备。

PC133 SDRAM控制器

SDRAM控制器提供最多四组工业标准SDRAM设备或dimm的接口，速度可达fSCLK。完全符合PC133 SDRAM标准，每个银行可以配置为包含16M字节到128M字节的内存。

控制器将所有列保持为一个连续的地址空间，以便处理器将其视为一个地址空间，即使不同列中使用了不同大小的设备。这使得系统设计能够在交付后使用类似或不同的存储器升级配置。

一组可编程定时参数可用于配置SDRAM组以支持速度较慢的存储器设备。存储器组可以配置为32位宽以获得最大的性能和带宽，或者16位宽以获得最小的设备数量和较低的系统成本。

所有四个银行共享通用SDRAM控制信号，并有自己的银行选择线，为大多数系统配置提供完全无胶接口。

SDRAM控制器的地址、数据、时钟和命令管脚可以驱动高达50pf的负载。对于较大的存储器系统，应选择SDRAM控制器外部缓冲定时，并提供外部缓冲，以使SDRAM控制器管脚上的负载不超过50pf。

异步控制器

异步内存控制器为多达四组独立的内存或I/O设备提供可配置接口。每个存储组都可以用不同的定时参数独立编程，从而能够连接到各种各样的存储设备，包括SRAM、ROM和flash-EPROM，以及与标准存储控制线接口的I/O设备。每个列占用处理器地址空间中的64 MB窗口，但是，如果没有完全填充，这些窗口就不能由内存控制器逻辑连续。银行也可以配置为16位宽或32位宽的总线，以方便与一系列存储器和I/O设备的接口，这些设备要么适合高性能，要么适合低成本和低功耗。

PCI接口

ADSP-BF535 Blackfin处理器提供无胶逻辑和电气、33 MHz、3.3 V、32位PCI（外围组件互连）、2.2版兼容接口。

PCI接口是为3V信令环境设计的。

PCI接口在处理器核心和片上外围设备以及外部PCI总线之间提供总线桥接功能。ADSP-BF535 Blackfin处理器的PCI接口支持两种PCI功能：

•主机到PCI桥接功能，其中ADSP-BF535 Blackfin处理器资源（处理器核心、内部和外部内存以及内存DMA控制器）从PCI目标设备的角度提供模拟主机PCI接口所需的硬件组件。

•PCI目标函数，其中基于ADSP-BF535 Blackfin处理器的智能外围设备可以设计为轻松连接到符合2.2版的PCI总线。

PCI主机功能

作为PCI主机，ADSP-BF535 Blackfin处理器提供必要的PCI主机（平台）功能，以支持和控制以ADSP-BF535 Blackfin处理器为主机的系统中的各种现成PCI I/O设备（例如以太网控制器、总线桥等）。

注意，Blackfin处理器体系结构只定义内存空间（没有I/O或配置地址空间）。PCI空间的三个地址空间（内存、I/O和配置空间）映射到ADSP-BF535 Blackfin处理器的32位平面内存空间中。由于PCI内存空间与ADSP-BF535 Blackfin处理器的内存地址空间一样大，因此采用了窗口化的方法，ADSP-BF535 Blackfin处理器的地址空间中有单独的窗口用于访问这三个PCI地址空间。提供基址寄存器，以便这些窗口可以定位以查看PCI地址空间中的任何范围，而这些窗口在ADSP-BF535 Blackfin处理器的地址范围中保持固定的位置。

对于在PCI总线上查看ADSP-BF535 Blackfin处理器资源的设备，提供了多个映射寄存器，以便在PCI地址空间中查看资源。ADSP-BF535 Blackfin处理器的外部内存空间、内部L2和一些I/O MMR可以选择性地启用为PCI总线上的设备可以用作PCI内存事务的目标的内存空间。

PCI目标函数

作为PCI目标设备，PCI主机处理器可以在PCI总线系统枚举期间配置ADSP-BF535 Blackfin处理器子系统。一旦配置，ADSP-BF535黑鳍处理器子系统就充当智能I/O设备。当配置为目标设备时，PCI控制器使用内存DMA控制器根据PCI主机的要求执行DMA传输。

USB设备

ADSP-BF535 Blackfin处理器提供符合USB1.1标准的设备类型接口，支持直接连接到主机系统。USB核心接口提供了一个灵活的可编程环境，最多有八个端点。每个端点可以支持所有USB数据类型，包括控制、批量、中断和同步。每个端点都提供一个内存映射缓冲区，用于将数据传输到应用程序。ADSP-BF535 Blackfin处理器USB端口有一个专用的DMA控制器和中断输入，以最小化处理器轮询开销，并仅在需要传输管理时才允许异步请求CPU注意。

USB设备需要外部48 MHz振荡器。SCLK的值必须始终超过48 MHz才能正常运行USB。

实时时钟

ADSP-BF535黑鳍处理器实时时钟（RTC）提供了一套强大的数字手表功能，包括当前时间、秒表和闹钟。RTC由ADSP-BF535 Blackfin处理器外部的32.768 kHz晶体计时。RTC外围设备有专用的电源管脚，因此即使处理器的其余部分处于低功耗状态，它也可以保持通电和计时。RTC提供多种可编程中断选项，包括每秒、分钟或日间时钟周期中断、可编程秒表倒计时中断或在编程报警时间中断。

32.768khz的输入时钟频率被预分频器分成1hz的信号。计时器的计数器功能由四个计数器组成：6位秒计数器、6位分钟计数器、5位小时计数器和8位日计数器。

启用时，当定时器输出与报警控制寄存器中的编程值匹配时，报警功能生成中断。有两个警报：一个是一天中的一个时间，第二个是一天中的一个时间和一天中的一个时间。

秒表功能从编程值开始倒计时，分辨率为一分钟。当秒表启用且计数器下溢时，会生成中断。

与其他外围设备一样，RTC可以在产生任何中断时将ADSPBF535 Blackfin处理器从低功耗状态唤醒。

将RTC引脚XTALI和XTALO与外部组件连接，如图3所示。

看门狗定时器

该ADSP-BF535黑鳍处理器包括一个32位定时器，可用于实现软件看门狗功能。如果计时器在被软件重置之前过期，软件看门狗可以通过生成硬件重置、不可屏蔽中断（NMI）或通用中断，将处理器强制到已知状态，从而提高系统可用性。程序员初始化计时器的计数值，启用适当的中断，然后启用计时器。此后，软件必须在计数器从编程值计数为零之前重新加载计数器。这可以防止系统处于未知状态，在这种状态下，通常会重置计时器的软件由于外部噪声条件或软件错误而停止运行。

重置后，软件可以通过询问定时器控制寄存器中的状态位来确定看门狗是否是硬件重置的源，该状态位仅在看门狗生成重置时设置。

计时器由系统时钟（SCLK）以最大频率fSCLK计时。

计时器

在ADSP-BF535黑鳍处理器中有四个可编程定时器单元。三个通用定时器有一个外部引脚，可以配置为脉冲宽度调制器（PWM）或定时器输出、定时器时钟输入或测量外部事件的脉冲宽度。三个通用定时器单元中的每一个都可以独立编程为PWM、内部或外部时钟定时器或脉冲宽度计数器。

通用定时器单元可与uart一起用于测量数据流中脉冲的宽度，以为串行信道提供自动音频检测功能。

通用定时器可以产生对处理器核心的中断，为处理器时钟或外部信号计数的同步提供周期性事件。

除了三个通用可编程定时器外，还提供了第四个定时器。这个额外的计时器由内部处理器时钟（CCLK）计时，通常用作生成操作系统周期性中断的系统时钟。

串行端口（运动型）

ADSP-BF535 Blackfin处理器包含两个完整的同步串行端口（SPORT0和SPORT1），用于串行和多处理器通信。运动支持这些功能：

•双向操作每个运动都有独立的发送和接收管脚。

•缓冲（8深）传输和接收端口每个端口都有一个数据寄存器，用于在其他处理器组件之间传输数据字，并有一个移位寄存器，用于将数据移入和移出数据寄存器。

•每个发送和接收端口的时钟可以使用外部串行时钟，也可以生成自己的时钟，频率范围从（fSCLK/131070）Hz到（fSCLK/2）Hz。•字长每个运动支持以最高有效位在先或最低有效位在先的格式传输长度为3至16位的串行数据字。

•帧化每个发送和接收端口可以在每个数据字有或没有帧同步信号的情况下运行。帧同步信号可以在内部或外部产生，有源高电平或低电平，具有两个脉冲宽度和早期或晚期帧同步。

•硬件中的压扩每个运动可以根据ITU建议G.711执行A律或μ律压扩。压扩可以在运动的发射和/或接收信道上选择，而无需额外的延迟。

•DMA操作具有单周期开销，每个运动可以自动接收和发送多个内存数据缓冲区。Blackfin处理器可以链接或链接运动和内存之间的DMA传输序列。链式DMA可以通过设置链式的描述符块动态地分配和更新。

•中断每个发送和接收端口在完成数据字传输或通过DMA传输整个数据缓冲区后生成中断。

•多通道功能每个运动支持128个通道，并与H.100、H.110、MVIP-90和HMVIP标准兼容。

串行外围接口（SPI）端口

ADSP-BF535 Blackfin处理器有两个SPI兼容端口，使处理器能够与多个SPI兼容设备通信。

SPI接口使用三个管脚传输数据：两个数据管脚（主输出从机输入、MOSIx和主输入从机输出、MISOx）和一个时钟管脚（串行时钟、SCKx）。两个SPI芯片选择输入引脚（SPISSx）让其他SPI设备选择处理器，14个SPI芯片选择输出引脚（SPIxSEL7–1）让处理器选择其他SPI设备。SPI选择管脚是重新配置的可编程标志管脚。使用这些管脚，SPI端口提供全双工、同步串行接口，支持主从模式和多主环境。

每个SPI端口的波特率和时钟相位/极性都是可编程的（见图4），每个端口都有一个集成的DMA控制器，可配置为支持发送或接收数据流。SPI的DMA控制器在任何给定的时间只能为单向访问提供服务。

在传输过程中，SPI端口通过在两条串行数据线上串行地移入和移出数据来同时发送和接收数据。串行时钟线同步两条串行数据线上的数据移位和采样。

在主模式下，处理器执行以下顺序来设置和启动SPI传输：

1、启用和配置SPI端口的操作（数据大小和传输格式）。

2、选择具有SPIxSELy输出引脚（重新配置的可编程标志引脚）的目标SPI从机。

3、定义处理器内存空间中的一个或多个TCB（仅在DMA模式下可选）。

4、启用SPI DMA引擎并指定传输方向（仅在DMA模式下可选）。

5、读取或写入SPI端口接收或发送数据缓冲区（仅在非DMA模式下）。

SCKx线产生编程的时钟脉冲，用于同时将数据从MOSIx移出，并将数据从MISOx移入。仅在DMA模式下，传输继续，直到SPI DMA字数从1转换到0。

在从机模式下，处理器执行以下顺序来设置SPI端口以从主发射机接收数据：

1、启用并配置SPI从端口以匹配在主（数据大小和传输格式）SPI发送器上设置的操作参数。

2、定义并生成处理器内存空间中的接收TCB，以便在数据传输结束时中断（仅在DMA模式下可选）。

3、启用接收访问的SPI DMA引擎（仅在DMA模式下可选）。

4、从主机接收到SPISSx输入引脚（重新配置的可编程标志引脚）上的SPI芯片选择后，开始在适当的SPI SCKx边缘接收数据。

仅在DMA模式下，接收继续，直到SPI DMA字数从1转换到0。处理器可以通过排队下一个命令TCB来继续。

从模式传输操作与此类似，只是处理器指定内存中的数据缓冲区，从中传输数据，生成并放弃对传输TCB的控制，并开始填充SPI端口的数据缓冲区。如果SPI控制器没有准备好发送，它可以发送一个“零”字。

UART端口

ADSP-BF535 Blackfin处理器提供两个全双工通用异步收发（UART）端口（UART0和UART1）与PC标准UARTs完全兼容。UART端口为其他外设或主机提供简化的UART接口，支持全双工、支持DMA、异步串行数据传输。每个UART端口支持5到8个数据位；1或2个停止位；无奇偶校验。UART端口支持两种操作模式。

•PIO（编程I/O）-处理器分别通过写入或读取I/O映射的UATX或UARX寄存器来发送或接收数据。数据在发送和接收时都是双缓冲的。

•DMA（直接内存访问）-DMA控制器

传输传输和接收数据。这减少了在存储器之间传输数据所需的中断次数和频率。每个UART有两个专用DMA信道，一个用于发送，一个用于接收。由于DMA信道的服务速率相对较低，因此其优先级比大多数DMA信道低。

每个UART端口的波特率（见图5）、串行数据格式、错误代码生成和状态以及中断都是可编程的：

•比特率从（fSCLK/1048576）到（fSCLK/16）比特/秒不等

•每帧7至12位的数据格式

•发送和接收操作都可以配置为向处理器生成可屏蔽中断。

与通用计时器功能一起支持自动音频检测。

通过支持红外数据关联（IrDA串行红外物理层链路规范（SIR））协议，进一步扩展了UART0的功能。

可编程标志（PFX）

ADSP-BF535 Blackfin处理器有16个双向通用I/O可编程标志（PF15–0）管脚。可编程标志管脚具有特殊功能，用于选择时钟倍增器、SROM引导模式和SPI端口操作。有关更多信息，请参阅第10页的串行外围接口（SPI）端口和第13页的时钟信号。每个可编程标志可以通过操纵标志控制、状态和中断寄存器来单独控制。

•标志方向控制寄存器将每个单独的PFx管脚的方向指定为输入或输出。•标记控制和状态寄存器，而不是强制软件使用读修改写过程来控制单个标记的设置，ADSP-BF535 Blackfin处理器采用“write one to set”和“write one to clear”机制，允许在单个指令中设置或清除单个标志的任何组合，而不影响任何其他标志的级别。提供两个控制寄存器，一个寄存器被写入以设置标志值，另一个寄存器被写入以清除标志值。读取标志状态寄存器允许软件询问标志的意义。

•标志中断屏蔽寄存器两个标志中断屏蔽寄存器允许每个单独的PFx引脚作为处理器的中断。与用于设置和清除单个标志值的两个标志控制寄存器类似，一个标志中断屏蔽寄存器设置位以启用中断功能，另一个标志中断屏蔽寄存器清除位以禁用中断功能。定义为输入的PFx管脚可以配置为生成硬件中断，而输出的PFx管脚可以配置为生成软件中断。•标志中断灵敏度寄存器两个标志中断灵敏度寄存器指定单个PFx管脚是水平敏感还是边缘敏感，并指定（如果边缘敏感）信号的上升边缘还是上升边缘和下降边缘是否有效。一个寄存器选择灵敏度的类型，一个寄存器选择哪些边对于边缘灵敏度是重要的。

动态电源管理

ADSP-BF535 Blackfin处理器提供四种工作模式，每种模式具有不同的性能/功耗配置文件。此外，动态电源管理还提供了控制功能，具有适当的外部电源调节能力，可以动态改变处理器核心供电电压，进一步降低功耗。对每个ADSP-BF535 Blackfin处理器外围设备的时钟控制也降低了功耗。有关每个模式的电源设置摘要，请参见表3。

全开启操作模式

–最高性能

在全开模式下，PLL被启用，并且不被旁路，提供最大工作频率。这是可以实现最大性能的正常执行状态。处理器核心和所有启用的外围设备都以全速运行。

主动工作模式

–适度节能

在激活模式下，PLL被启用，但被旁路。输入时钟（CLKIN）用于生成处理器核心（CCLK）和外围设备（SCLK）的时钟。当PLL被旁路时，CCLK以CLKIN频率的一半运行。当处理器以一半的CLKIN频率运行时，可以实现显著的节能。在这种模式下，可以通过在PLL控制寄存器（PLL-CTL）的SSEL字段中设置适当的值来改变PLL倍增比。

当处于活动模式时，支持对适当配置的L1内存的系统DMA访问。

休眠运行模式

–高节能

睡眠模式通过禁用处理器核心的时钟（CCLK）来减少功耗。然而，PLL和系统时钟（SCLK）继续在此模式下工作。任何中断，通常通过一些外部事件或RTC活动，将唤醒处理器。当处于睡眠模式时，任何中断的断言都会导致处理器检测到PLL控制寄存器（PLL U CTL）中旁路位（旁路）的值。如果禁用旁路，处理器将转换到完全打开模式。如果启用旁路，处理器将转换到活动模式。

在睡眠模式下，不支持对一级内存的系统DMA访问。

深度睡眠操作模式

–最大节能

深度睡眠模式通过禁用到处理器核心（CCLK）和所有同步外围设备（SCLK）的时钟，最大限度地节省功耗。异步外围设备（如RTC）可能仍在运行，但无法访问内部资源或外部内存。此断电模式只能通过断言重置中断（重置）或通过RTC生成的异步中断退出。在深度睡眠模式下，断言重置会使处理器感知旁路管脚的值。如果禁用旁路，处理器将转换到完全打开模式。如果启用旁路，处理器将转换到活动模式。在深度睡眠模式下，断言RTC异步中断会导致处理器转换到完全开启模式，而不管旁路管脚的值如何。

在此模式下断言深度睡眠输出。

模式转换

图6所示的可用模式转换可通过以下章节中描述的中断事件或用适当的值对PLLCTL寄存器进行编程，然后执行PLL编程序列来完成。

此指令序列使处理器进入已知的空闲状态，并禁用中断。请注意，在模式转换期间，应禁用所有DMA活动。

节电

如表4所示，ADSP-BF535 Blackfin处理器支持五种不同的电源域。多个电源域的使用最大限度地提高了灵活性，同时保持了对行业标准和惯例的遵从性。通过将ADSP-BF535 Blackfin处理器的内部逻辑隔离到自己的电源域中，与PLL、RTC、PCI和其他I/O分离，处理器可以利用动态电源管理，而不会影响PLL、RTC或其他I/O设备。

处理器消耗的功率很大程度上是处理器时钟频率和工作电压平方的函数。例如，将时钟频率降低25%会导致功耗降低25%，而将电压降低25%会使功耗降低40%以上。此外，这些功率节省是相加的，因为如果时钟频率和功率都降低，则功率节省是显著的。

动态电源管理允许对处理器的输入电压（VDDINT）和时钟频率（fCCLK）进行动态和独立的控制。

如前所述，功耗节省可通过以下方程式建模：

其中：fCCLKNOM为标称核心时钟频率（300 MHz）；fCCLKRED为降低的核心时钟频率；VDDINTNOM为标称内部电源电压（1.5 V）；VDDINTRED为降低的内部电源电压。

例如，当频率和电压都降低时，动态功率管理的功率节省有多大，可以考虑这样一个例子：频率从其标称值降低到50 MHz，电压从其标称值降低到1.2 V。在这种降低的频率和电压下，处理器消耗大约10%的功率在额定频率和电压下消散。

外围电源控制

ADSP-BF535 Blackfin处理器通过允许对每个外围设备的时钟输入进行动态调度，提供了额外的功率控制能力。通过在外设时钟启用寄存器（PLL\u IOCK）中适当设置外设的控制位，可以启用或禁用对下面列出的每个外设的时钟。外围时钟启用寄存器允许对这些外围设备中的每一个进行单独控制：

•PCI接口

•息税前利润控制器

•可编程标志

•MemDMA控制器

•运动0

•运动1

•SPI 0

•SPI 1号

•通用异步收发器0

•通用异步收发器1

•定时器0、定时器1、定时器2

•USB时钟

时钟信号

ADSP-BF535 Blackfin处理器可以通过正弦波输入或从外部时钟振荡器导出的缓冲形时钟进行时钟。

如果使用缓冲的成形时钟，则此外部时钟连接到处理器CLKIN管脚。在正常运行期间，CLKIN输入不能停止、更改或低于指定频率运行。该时钟信号应为3.3V LVTTL兼容信号。处理器提供用户可编程的输入时钟的1到31倍增，以支持外部到内部的时钟比率。MSEL6–0、旁路和DF引脚决定复位时的PLL倍增系数。在运行时，乘法因子可以在软件中控制。图7中的上拉电阻器和下拉电阻器的组合设置了6:1的核心时钟比率，例如，该比率从25 MHz输入产生150 MHz的核心时钟。有关其他时钟倍增设置，请参阅ADSP-BF535 Blackfin处理器硬件参考。

所有片上外围设备都以系统时钟（SCLK）设定的速率工作。系统时钟频率可通过SSEL引脚进行编程。在运行时，系统时钟频率可以通过写入PLL控制寄存器（PLL U CTL）中的SSEL字段在软件中进行控制。在SSEL字段中编程的值定义了核心时钟（CCLK）和系统时钟之间的分频比。表5说明了系统时钟比率。系统时钟提供给CLKOUT U SCLK0引脚。

系统时钟的最大频率是fSCLK。注意，必须选择除数比以将系统时钟频率限制在fSCLK的最大值。SSEL1–0的重置值是通过在重置期间对SSEL1和SSEL0引脚进行采样来确定的。可以通过将适当的值写入PLL控制寄存器（PLL_CTL）来动态更改SSEL值，如ADSP-BF535 Blackfin Processor Hardware Reference中所述。

启动模式

ADSP-BF535有三种机制（见表6），用于在复位后自动加载内部二级存储器。第四种模式是从外部内存执行，绕过引导序列。

在上电复位和软件启动复位期间采样的复位配置寄存器的BMODE引脚实现以下模式：

•从16位外部内存执行从地址0x2000000开始，16位打包。在这种模式下引导ROM被旁路。•从8位外部闪存启动位于启动ROM内存空间中的8位闪存启动例程使用异步内存组0设置。所有配置设置都是为可能最慢的设备设置的（3个周期保持时间；15个周期R/W访问时间；4个周期设置）。

•从SPI串行EEPROM启动（8位可寻址）-SPI0使用PF10输出引脚选择单个SPI

EPROM设备，在地址0x00提交一个读取命令，并开始将数据计时到L2内存的开头。必须使用8位可寻址SPI兼容EPROM。

•从SPI串行EEPROM启动（16位可寻址）-SPI0使用PF10输出引脚选择单个SPI

EPROM设备，在地址处提交读取命令

0x0000，并开始将数据计时到二级存储器。必须使用16位可寻址SPI兼容EPROM。

对于上述每个引导模式，首先从存储器设备读取四字节值。此值用于指定要读入二级内存空间开头的后续字节数。每次加载完成后，处理器跳到二级空间的开头并开始执行。

此外，可以通过应用程序代码设置重置配置寄存器，以在软件重置期间绕过正常引导顺序。在这种情况下，处理器直接跳到二级内存空间的开头。

为了增加引导模式，提供了一个辅助软件加载程序，添加了额外的引导机制。此辅助加载程序提供从PCI、16位闪存、快速闪存、可变波特率等启动的功能。

指令集说明

Blackfin处理器系列汇编语言指令集采用代数语法，易于编码和可读。这些指令经过了专门的调整，以提供一个灵活的、密集编码的指令集，它可以编译成非常小的最终内存大小。指令集还提供功能齐全的多功能指令，允许程序员在一条指令中使用许多处理器核心资源。加上许多在微控制器上经常看到的特性，这个指令集在编译C和C++源代码时非常有效。此外，该体系结构还支持用户（算法/应用程序代码）和主管（O/S内核、设备驱动程序、调试器、ISRs）操作模式，允许对核心处理器资源进行多级访问。

汇编语言利用了处理器独特的体系结构，具有以下优点：•无缝集成的DSP/CPU功能针对8位和16位操作进行了优化。

•超级流水线多问题加载/存储修改哈佛架构，支持两个16位MAC或四个8bit ALU+两个加载/存储+每个周期两个指针更新。•所有寄存器、I/O和内存都映射到一个统一的4 GB内存空间，提供了一个简化的编程模型。

•微控制器功能，例如任意位和位字段操作、插入和提取；8位、16位和32位数据类型上的整数操作；以及独立的用户和内核堆栈指针。

•代码密度增强，包括16位和32位指令的混合（无模式切换，无代码分离）。常用指令编码为16位。

开发工具

ADSP-BF535 Blackfin处理器支持一整套软件和硬件开发工具，包括模拟设备模拟器和VisualDSP++™ 发展环境。支持其他模拟设备JTAG处理器的模拟器硬件也完全模拟ADSP-BF535 Blackfin处理器。

VisualDSP++项目管理环境允许程序员开发和调试应用程序。该环境包括一个易于使用的汇编程序（它是基于代数语法）、存档器（库管理员/库生成器）、链接器、加载器、周期精确指令级模拟器、C/C++编译器和C/C++运行时库，其中包括DSP和数学函数。这些工具的一个关键点是C/C++代码效率。编译器已经开发了用于将C/C++代码有效翻译成BLIMFAN处理器组件。BrimFink处理器具有提高编译C/C++代码效率的体系结构特征。

VisualDSP++调试器具有许多重要功能。绘图软件包提供了极大的灵活性，从而增强了数据可视化。这种用户数据的图形表示使程序员能够快速确定算法的性能。随着算法复杂性的增加，这种能力对设计者的开发进度会有越来越大的意义，从而提高生产率。统计分析使程序员能够在处理器运行程序时对其进行非侵入式轮询。VisualDSP++独有的这一特性使软件开发人员能够被动地收集重要的代码执行度量，而不会中断程序的实时特性。从本质上说，开发人员可以快速有效地识别软件中的瓶颈。通过使用profiler，程序员可以专注于程序中影响性能的那些区域，并采取纠正措施。

用VisualDSP++调试程序调试C/C++和汇编程序，程序员可以：查看混合C/C++和汇编代码（交错源和对象信息）

•插入断点

•在寄存器、内存和堆栈上设置条件断点

•跟踪指令执行

•查看内部管道以进一步优化外围设备

•执行程序执行的线性或统计分析

•填充、转储和以图形方式绘制内存内容

VisualDSP++是模拟设备公司的商标。

•执行源代码级调试

•创建自定义调试器窗口

VisualDSP++IDDE允许程序员定义和管理软件开发。它的对话框和属性页允许程序员配置和管理所有的开发工具，包括VisualDSP++编辑器中的颜色语法突出显示。这些功能允许程序员：•控制开发工具处理输入和生成输出的方式

•与工具的命令行开关保持一对一的通信

VisualDSP++内核（VDK）结合了专门为解决嵌入式实时编程的内存和时间限制而定制的调度和资源管理。这些功能使工程师能够更有效地开发代码，在开发新的应用程序代码时，无需从头开始。VDK特性包括线程、关键和非计划区域、信号量、事件和设备标志。VDK还支持基于优先级、抢占、协作和时间分段的调度方法。此外，VDK被设计成可扩展的。如果应用程序不使用特定功能，则该功能的支持代码将从目标系统中排除。

因为VDK是一个库，所以开发人员可以决定是否使用它。VDK集成到VisualDSP++开发环境中，但也可以通过标准的命令行工具使用。当使用VDK时，开发环境帮助开发人员完成许多容易出错的任务，并在调试使用VDK的应用程序时帮助管理系统资源、自动生成各种基于VDK的对象以及可视化系统状态。

VCSE是一种模拟设备技术，用于创建、使用和重用软件组件（具有重要功能的独立模块），以快速可靠地组装软件应用程序。从Web下载组件并将其放入应用程序中。从VisualDSP++中发布组件存档。VCSE支持C/C++或汇编语言中的组件实现。

使用专家链接器直观地操作代码和数据在嵌入式系统上的位置。以彩色编码的图形形式查看内存利用率，通过拖动鼠标轻松地将代码和数据移动到处理器或外部内存的不同区域，检查运行时堆栈和堆的使用情况。专家链接器与现有链接器定义文件（LDF）完全兼容，允许开发人员在图形和文本环境之间移动。

模拟设备仿真器采用ADSP-BF535黑鳍处理器的IEEE1149.1JTAG测试接入端口，在仿真过程中对目标板处理器进行监控。模拟器提供全速模拟，允许检查和修改内存、寄存器和处理器堆栈。通过使用处理器的JTAG接口，可以确保非侵入式电路内仿真。仿真程序不会影响目标系统加载或计时。

除了模拟设备提供的软件和硬件开发工具外，第三方还提供了一系列支持Blackfin处理器系列的工具。第三方软件工具包括DSP库、实时操作系统和框图设计工具。

EZ-KIT精简版™EZ-KIT Lite为开发人员提供了一种成本效益高的方法，用于对ADSP-BF535 Blackfin处理器进行初始评估。EZ-KIT Lite包括一个桌面评估板和基本的调试软件，以便通过PC托管的工具集进行架构评估。使用EZ-KIT Lite，用户可以了解更多有关模拟设备硬件和软件开发工具以及原型应用程序的信息。EZ-KIT工具包包括VisualDSP++开发环境的一个评估套件，其中C/C++编译器、汇编程序和链接器。工具包中包含的VisualDSP++软件在程序内存大小上受到限制，并且仅限于与EZ-kit Lite产品一起使用。

设计与模拟器兼容的

处理器板（目标）

模拟设备系列模拟器是每个系统开发人员测试和调试硬件和软件系统所需的工具。模拟设备在ADSP-BF535 Blackfin处理器上提供了一个IEEE1149.1JTAG测试访问端口（TAP）。这个EZ-KIT Lite是Analog Devices，Inc.的商标。

emulator使用TAP访问处理器的内部功能，允许开发人员加载代码、设置断点、观察变量、观察内存和检查寄存器。处理器必须暂停以发送数据和命令，但一旦模拟器完成操作，处理器系统将设置为全速运行，而不会影响系统计时。

要使用这些模拟器，目标的设计必须包含一个将处理器的JTAG端口连接到模拟器的头。

有关目标板设计问题的详细信息，包括单处理器连接、多处理器扫描链、信号缓冲、信号终端和模拟器pod逻辑，请参阅模拟设备网站（）上的EE-68：模拟设备JTAG仿真技术参考-使用“EE-68”上的站点搜索。此文档定期更新，以跟上仿真器支持的改进。

附加信息

本数据表概述了ADSP-BF535 Blackfin处理器的体系结构和功能。有关Blackfin处理器系列核心体系结构和指令集的详细信息，请参阅ADSP-BF535 Blackfin处理器硬件参考和Blackfin处理器指令集参考。

时钟和重置计时

表11和图8描述了时钟和复位操作。每绝对最大额定值，第22页，combina-时钟倍增器和时钟倍增器的选择不得分别超过350/300/200兆赫和133兆赫的核心时钟和系统时钟。

可编程标志周期定时

表12和图9描述了可编程标志操作。

定时器脉冲宽度调制输出周期定时

表13和图10描述了超时操作。输入信号在“宽度捕获模式”下是异步的，并且具有fSCLK2的绝对最大输入频率。

异步内存写入周期计时

表14和图11描述了异步内存写周期计时。

异步内存读取周期计时

表15和图12描述了异步内存读取周期计时。

SDRAM接口定时

对于SDRAM控制器的正确操作，ADDR、DATA、ABE3–0/SDQM3–0、CLKOUT/SCLK1、SCLK0、SCKE、SA10、SRAS、SCAS、SWE和SMS3-0的最大负载电容为50 pF。

通用异步接收发射机（UART）

端口接收和发送定时

图17描述了UART端口的接收和发送操作。最大波特率为SCLK/16。如图17所示，在生成内部UART中断和外部数据操作之间存在一些延迟。在UART的数据传输速率下，这些延迟可以忽略不计。

输出驱动电流

图19至图21显示了ADSP-BF535 Blackfin处理器输出驱动器的典型电流-电压特性。这些曲线表示输出驱动器的电流驱动能力与输出电压的函数关系。图19适用于ABE3–0、SDQM3–0、ADDR25–2、AMS3–0、AOE、ARE、AWE、CLKOUT、SCLK1、DATA31–0、DT1–0，电动车组、MISO1–0、MOSI1–0、PF15–0、RFS1–0、RSCLK1–0，SA10，SCAS，SCK1–0，SCKE，SCLK0，深度睡眠，SMS3–0，SRAS，暂停，SWE，TDO，TFS1–0，TMR2–0，TSCLK1–0、TX1–0、TXDMNS、TXDPLS、TXEN和XTAL0引脚。图20适用于PCI_AD31–0、PCI_CBE3–0、PCI_DEVSEL、PCI_帧、PCI_INTA，PCIY-ILDY，PCIYPAR，PCIY-PURR，PCIYRST，PCIIL SerR，PCI停止，PCI尝试管脚。图21适用于PCI-REQ引脚。

功耗

总功耗由两部分组成：一部分由内部电路（PINT）引起，另一部分由外部输出驱动器（P）的切换引起。表26显示了内部电路（VDDINT）的功耗。内部功耗取决于指令执行序列和所涉及的数据操作数。表27显示了锁相环（PLL）电路（VDDPLL）的功耗。额外的总功耗的外部分量是由输出引脚的切换引起的。其大小取决于：

•每个周期内所有输出引脚可切换的最大频率（f0）

•所有开关管脚的负载电容（C0）

•电压波动（VDDEXT）

使用以下公式计算外部组件：

频率f包括驱动负载升高然后再降低。例如：在SDRAM突发模式下，DATA31–0管脚可以以1/（2tsck）的最大速率高速和低速驱动。

现在可以通过添加典型的内部功耗来计算这些条件下的典型功耗：

请注意，导致最坏情况下PEXT的条件与导致最坏情况下P的条件不同。当100%的输出引脚从所有1（1s）切换到所有0（0s）时，不会出现最大P。另外，请注意，对于应用程序来说，同时切换100%甚至50%的输出是不常见的。

试验条件

本数据表中出现的所有定时参数均在本节所述条件下测量。

输出启用时间

当输出管脚从高阻抗状态过渡到开始驱动时，输出管脚被认为是启用的。输出使能时间tENA是从参考信号达到高或低电压水平时到输出开始驱动时的间隔，如输出所示启用/禁用图（图22）。测量的时间tENA_是从参考信号切换到输出电压达到2.0 V（输出高）或1.0 V（输出低）之间的间隔。时间tTRIP是从输出开始驱动到输出达到1.0v或2.0v跳闸电压的间隔。时间tENA的计算如下所示：

如果启用了多个管脚（如数据总线），则测量值为开始驱动的第一个管脚的测量值。

输出禁用时间

当输出引脚停止驱动，进入高阻抗状态，并开始从其输出的高或低电压衰减时，它们被认为是禁用的。母线上电压衰减∏V的时间取决于电容性负载CL和负载电流IL。这个衰减时间可以用以下方程来近似：

输出禁用时间tDIS是tDIS_测量值和tDECAY之间的差值，如图22所示。测量的时间tDIS是从基准信号切换到输出电压从测量的输出高电压或输出低电压衰减∏V的时间间隔。时间tDECAY是用试验荷载CL和IL计算的，且∏V等于0.5v。

系统保持时间计算示例

要确定特定系统中的数据输出保持时间，首先使用上面给出的公式计算tDECAY。选择∏V作为ADSP-BF535 Blackfin处理器的输出电压与需要保持时间的设备的输入阈值之间的差。典型的∏V为0.4 V。CL为总线总电容（每根数据线），IL为总漏电或三态电流（每根数据线）。保持时间为tDECAY加上最小禁用时间（例如，SDRAM写入周期的tDSDAT）。