TLV990-13点击型号即可查看芯片规格书
说明9 10 11 12
TLV990-13是一个完整的CCD信号处理器/数字化仪，专为数码相机和PC相机应用而设计。TLV990-13执行所有模拟处理
使动态范围最大化所需的功能，校正与CCD传感器相关的各种误差，然后使用片上高速模数转换器（ADC）将结果数字化。
TLV990-13的关键部件包括：用于CCD信号的输入钳位电路、相关双采样器（CDS）、具有0-36dB增益范围的可编程增益放大器（PGA）、用于自动或可编程光学黑电平和偏移校准的两个内部数模转换器（DAC）、10位13-MSPS流水线ADC，一个用于简单微处理器接口的并行数据端口、一个用于配置内部控制寄存器的串行端口、两个用于外部系统控制的附加DAC和内部参考电压。
TLV990-13采用先进的CMOS工艺设计，由一个3-V电源供电，在13毫秒/秒时正常功耗为150兆瓦，在断电模式下正常功耗为2兆瓦。
TLV990-13的单3-V操作、极低的功耗和完全集成的模拟处理电路使其成为数字静止相机和PC相机应用的理想CCD信号处理解决方案。
该装置采用48针TQFP封装，工作温度范围为-20°C至75°C。
功能框图
CDS和PGA
CCD传感器的输出首先通过CCDIN引脚馈送到相关的双采样器（CDS）。在复位参考间隔和视频信号间隔期间对CCD信号进行采样和保持。通过减去两个产生的电压电平，CDS从CCD传感器的输出中去除低频噪声，并获得每个像素的CCD参考电平和视频电平之间的电压差。执行CDS功能需要两个采样/保持控制脉冲（SR和SV）。
CCD输出电容耦合到TLV990-13。通过CLCCD输入，在虚拟像素间隔内钳制交流耦合电容以建立适当的直流偏置。TLV990-13输入端的偏压设置为1.2V。通常，CLCCD以传感器的线速率施加。电容器，其值应大于输入交流耦合电容器的10倍，应连接在CLREF引脚和AGND之间。
以最大速度操作TLV990-13时，CCD内部源电阻应小于50Ω。否则需要CCD输出缓冲。
CDS功能完成后，信号被发送到PGA。通过串行端口编程内部增益寄存器，可将PGA增益从0调整到36 dB。PGA在线性dB刻度上以10位分辨率进行数字控制，从而产生0.045db的增益阶跃。增益可以用下式表示，
增益=PGA码×0.045dB
其中PGA代码的范围是0到767。
模数转换器
ADC采用流水线结构来实现高吞吐量和低功耗。全微分实现和数字纠错确保10位分辨率。
ADC数据输出的延迟为6个ADCCLK周期，如图1所示。将OE引脚（引脚24）拉高会使ADC输出高阻抗。
用户DAC
TLV990-13包括两个可用于外部模拟设置的用户DAC。每个DAC的输出电压可以独立设置，范围为0v到电源电压，分辨率为8位。当用户dac不在相机系统中使用时，可以通过在控制寄存器中编程控制位将其置于待机模式。
内部计时
如前所述，操作CDS需要SR和SV信号。用户需要将SR和SV时钟与CCD信号波形同步。ADC的输出由ADCCLK信号读出到外部电路，ADCCLK信号也用于内部控制ADC和PGA操作。如图1所示，ADCCLK信号的正半周必须始终落在两个相邻SV脉冲之间。然后，用户可以相对于CDS定时来微调ADCCLK定时，以获得最佳性能。
CLCCD信号用于激活输入夹紧，OBCLP信号用于激活自动光学黑和偏移校正
工作原理
输入消隐功能
在TLV990-13的输入端，在运行的一段时间内，可能会出现较大的输入瞬变，这会使输入电路饱和，造成较长的恢复时间。为了防止电路饱和，TLV990-13包括输入消隐功能，当BLKG输入拉低时，通过禁用CDS操作来阻止输入信号。在BLKG被拉低后，TLV990-13数字输出将由消隐数据寄存器设置。
注：
如果BLKG脉冲位于OBCLP脉冲之前，则BLKG脉冲的上升沿和OBCLP脉冲的下降沿之间必须至少有4个像素。如果BLKG脉冲位于OBCLP之后，则OBCLP下降沿和BLKG脉冲下降沿之间的最小像素数应等于每行的光学黑色像素数+4。
三线串行接口
提供了一个简单的3线（SCLK、SDIN和CS）串行接口，允许写入TLV990-13的内部寄存器。串行时钟SCLK可以以40 MHz的最大频率运行。串行数据SDIN长16位。两个前导的空位后接四个地址位，内部寄存器将被更新，然后十位数据将被写入寄存器。必须将CS引脚保持在低位才能启用串行端口。CS下降后，数据传输由传入的SCLK启动。
SCLK极性可通过拉SCKP引脚高或低来选择。
设备重置
当引脚复位（引脚29）拉低，所有内部寄存器设置为其默认值。设备在首次开机时也会自行重置。此外，TLV990-13具有软件重置功能，在将控制位写入控制寄存器时重置设备。
有关寄存器默认值，请参阅寄存器定义部分。
电压基准
提供1.5 V标称内部精密电压基准。该参考电压用于产生1V的ADC参考电压和2V的参考电压。它还用于设置钳位电压。所有内部产生的电压都是固定值，不能调整。
关机模式（待机）
TLV990-13实现硬件和软件断电模式。拉引脚STBY（引脚30）低将设备置于低功耗待机模式。总电源电流降至约0.6毫安。在控制寄存器中设置掉电控制位也可以激活掉电模式。在断电模式下，用户仍然可以对所有内部寄存器进行编程。
电源
TLV990-13有几个电源引脚。每个主要的内部模拟块都有一个专用的AV电源引脚。所有内部数字电路均由DV供电。AVDD和DV均为3-V标称值。尽职调查尽职调查尽职调查
DIV和DIGND管脚为输出数字驱动器（D9–D0）供电。DIV独立于DV，可在1.8v到4.4v之间工作。这允许输出与需要不同电源电压的数字asic接口。尽职调查尽职调查尽职调查
工作原理
接地和去耦
TLV990-13的所有接地引脚都不是内部连接的，必须从外部连接到PCB接地。
一般惯例应适用于PCB设计，以限制反馈到电源线和参考线的高频瞬变和噪声。这要求电源和参考引脚被充分旁路。在电源去耦的情况下，0.1μF陶瓷片电容器足以在宽频率范围内保持低阻抗。三个电压参考引脚的推荐外部去耦如图4所示。由于它们的有效性在很大程度上取决于接近单个电源引脚，所以所有去耦电容器应尽可能靠近电源引脚放置。
为了减少高频和噪声耦合，强烈建议在封装外部立即短接数字和模拟接地。这可以通过在DGND和AGND之间的封装下运行低阻抗线路来实现。
自动光学黑偏校正
在TLV990-13中，光黑和系统信道偏移校正由自动数字反馈环路执行。两个dac用于补偿信道偏移和光学黑偏移。粗校正DAC（CDAC）位于PGA增益级之前，而精校正DAC（FDAC）位于增益级之后。数字校准系统能够将光学黑度和通道偏移校正到一个ADC LSB精度。
每当OBCLP输入拉低时，TLV990-13自动开始自动校准。OBCLP脉冲宽度应足以覆盖ADCCLK的一个正半周期，如图1所示。
对于每一行，光学黑像素加上信道偏移被采样，并由ADC转换成数字数据。数字电路在光学黑像素期间对数据进行平均。将平均结果与存储在Vb寄存器中的所需输出代码进行数字比较（默认值为40H），然后控制逻辑调整FDAC，使ADC输出等于Vb。如果偏移量超出FDAC（±255 ADC LSB）的范围，则该误差由CDAC和FDAC进行校正。CDAC递增或递减一个CDAC LSB，这取决于偏移量是负还是正，直到输出在FDAC的范围内。剩余残渣由FDAC校正。
FDAC、CDAC和ADC在ADC lsb数量方面的关系如下：
1个FDAC LSB=1个ADC LSB，
1 CDAC LSB=PGA线性增益×n ADC LSB。
其中n为：
4:0=<增益码<64 3:64=<增益码<96
2 对于96=<增益码<128
1:128=<增益码
例如，如果PGA增益=2（6 dB），则1 CDAC LSB=2 x 4 ADC LSB=8 ADC LSB。
自动校准完成后，在CCD信号间隔期间，ADC的数字输出可以用以下公式表示：
ADC输出[9–D0]=CCD U输入×PGA增益+Vb，
其中Vb是用户选择的所需黑色级别。通过在自动校准期间调整偏移校正dac，将总偏移量（包括光学黑偏移量）校准为等于Vb。
工作原理
自动光学黑色和偏移校正（续）
在平均过程中，对光学黑色像素进行加权滚动平均。加权因子可以在控制寄存器2中编程。加权因子决定了在CCD信号处理器中实现的数字滤波的收敛速度。权重因子越接近1，收敛速度越快。当加权因子减小到最小值1/128时，数字滤波的收敛速度降低。
该算法还考虑了热像素和冷像素。热光黑像素是产生过多电荷的缺陷像素，而冷像素是产生很少电荷或没有电荷的像素。数字比较器将数字化光学黑色像素与用户选择的热像素和冷像素限值进行比较。如果光学黑色像素值超出范围，则该热像素或冷像素将替换为上一个像素的值。
由于曝光时间不同，在每帧开始时可能会有一个突然的光学黑电平偏移。因此，需要快速的光学黑电平校正。用户可以设置一个内部控制位（控制寄存器2中的SOF位），以自动禁用热/冷像素限制，并将数字滤波加权因子设置为1（相当于一行平均）。这样，对于每帧的第一行可以非常快地执行光学黑校正。
每行中的黑色像素数是可编程的。每行可平均的黑色像素数为2，其中N可以是0到6之间的任意整数。
如果用户希望直接编程偏移DAC寄存器，则可以绕过自动校准功能。将自动校准模式切换到直接编程模式需要两次寄存器写入。首先，必须更改控制寄存器中偏移DAC的控制位；然后，将寄存器所需的偏移值加载到偏移DAC寄存器中以进行适当的错误校正。如果总偏移量（包括光学黑电平）小于±255 ADC LSB，则只需编程FDAC。当从直接编程模式切换到自动校准模式时，以前的DAC寄存器值（而不是默认的DAC寄存器值）用作起始偏移量。
