AD5541点击型号即可查看芯片规格书
特征
全16位性能；5V单电源操作；低功率；沉降时间短；能够驱动60kv的无缓冲电压输出；直接加载；大豆分离蛋白™/定量供应指数™/微丝™-兼容接口标准；上电复位将DAC输出清除为0 V（单极模式）；直接光耦接口施密特触发器输入。
应用
数字增益和偏移调整；自动测试设备；数据采集系统；工业过程控制。
一般说明
AD5541和AD5542是单16位串行输入、电压输出DAC，通过单个5 V±10%电源工作。
AD5541和AD5542采用多功能3线接口，与SPI、QSPI、MICROWIRE和DSP接口标准兼容。
这些DAC提供16位性能，无需任何调整。DAC输出是无缓冲的，这减少了由输出缓冲区引起的功耗和偏移误差。
AD5542可在双极模式下运行，产生±VREF输出摆幅。AD5542还包括参考和模拟接地引脚的开尔文感应连接，以降低布局灵敏度。
AD5541和AD5542在SO包中提供。
产品亮点
1、单电源操作。
AD5541和AD5542是完全指定的，并保证单电源为5 V±10%。
2、低功耗。
这些部件通常用5伏电源消耗1.5兆瓦。
3、3线串行接口。
4、无缓冲输出能够驱动60 kΩ负载。
这会降低功耗，因为没有内部缓冲区可供驱动。
5、上电复位电路。
术语
相对准确度
对于DAC，相对精度或积分非线性（INL）是对通过DAC传递函数端点的直线的最大偏差（lsb）的度量。典型的INL与代码图如图2所示。
微分非线性
差分非线性是任意两个相邻码的测量变化和理想1lsb变化之间的差值。指定的最大值为±1 LSB的微分非线性确保了单调性。图3展示了典型的DNL与代码图。
增益误差
增益误差是实际和理想模拟输出范围之间的差异，表示为满标度范围的百分比。这是DAC传输特性与理想值的斜率偏差。
增益误差温度系数
这是一种测量增益误差随温度变化的方法。以ppm/℃表示。
零码错误
零代码错误是将零代码加载到DAC寄存器时输出错误的度量。
零码温度系数
这是一种测量零码误差随温度变化的方法。单位为mV/℃。
数模故障脉冲
数模故障脉冲是当DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲。它通常被指定为nV-s中的故障区域，并在主进位转换时数字输入码被改变1lsb时测量。图15显示了故障脉冲图。
数字馈通
数字馈通是对从DAC的数字输入注入DAC的模拟输出的脉冲的测量，但在DAC输出未更新时测量。当CLK和DIN信号切换时，CS保持在高位。它在nV-s中指定，并通过数据总线上的满标度代码更改进行测量，即从0到1，反之亦然。数字馈通的典型图如图14所示。
电源抑制比
本规范说明了DAC的输出如何受到电源电压变化的影响。电源拒绝率是指DAC满标度输出的每%VDD的输出变化。VDD变化为±10%。
参考馈通
这是从VREF输入到当DAC加载所有0时，DAC输出。100 kHz，1 V p-p应用于VREF。参考馈通以mV p-p表示。
典型性能特征-AD5541/AD5542
一般说明
AD5541/AD5542是单16位串行输入电压输出DAC。它们从2.7伏到5伏的单一电源运行，通常在5伏电源下消耗300毫安。数据通过3线或4线串行接口以16位字的格式写入这些设备。为了确保已知的通电状态，这些部件设计了通电复位功能。在单极模式下，输出重置为0 V，而在双极模式下，AD5542输出设置为–VREF。参考和模拟接地的开尔文感应连接包括在AD5542上。
数模转换部分
DAC架构由两个匹配的DAC部分组成。图18显示了一个简化的电路图。AD5541/AD5542的DAC架构被分割。16位数据字的四个msb被解码以驱动15个交换机，E1到E15。每个开关都将15个匹配电阻中的一个连接到AGND或VREF。数据字驱动的其余12位将12位电压模式R-2R梯形网络的S0切换到S11。
在这种类型的DAC配置下，输出阻抗与代码无关，而由参考所看到的输入阻抗与代码密切相关。输出电压取决于参考电压，如下式所示。
其中D是加载到DAC寄存器的十进制数据字，N是DAC的分辨率。对于2.5 V的参考电压，方程式简化为以下内容。
向DAC提供1.25 V（中刻度负载）和2.5 V（满刻度负载）的VOUT。LSB大小为VREF/65536。
串行接口
AD5541和AD5542由一个多功能的3线串行接口控制，该接口以高达25兆赫的时钟速率工作，并与SPI、QSPI、MICROWIRE和DSP接口标准兼容。时序图如图1所示。输入数据由芯片选择输入框CS构成。在CS上完成从高到低的转换后，数据被同步移位并锁存到串行时钟SCLK上升沿上的输入寄存器中。数据首先加载16位字中的MSB。在将16个数据位加载到串行输入寄存器中之后，CS上的从低到高转换将移位寄存器的内容传输到AD5542具有LDAC功能，该功能允许通过在CS变高之后使LDAC变低来异步更新DAC锁存器。当数据写入移位寄存器时，LDAC应保持在高位。或者，可以将LDAC永久地绑低以同步地更新DAC。当LDAC被固定在永久低位时，CS的上升沿将数据加载到DAC。
单极输出操作
这些dac能够驱动60kΩ的无缓冲负载。
无缓冲操作导致低电源电流（通常为300微安）和低偏移误差。AD5541提供从0V到VREF的单极输出摆幅。AD5542可以配置为同时输出单极和双极电压。图19显示了一个典型的单极输出电压电路。此操作模式的代码表如表I所示。
假设一个完美的参考，最坏情况下的输出电压可以从下面的方程计算。
单极模式最坏情况输出
其中：VOUT–UNI=单极模式最坏情况输出；
D=加载到DAC的代码；
VREF=施加到部件的参考电压；
VGE=增益误差（单位：伏特）；
VZSE=零刻度误差（单位：伏特）；
INL=积分非线性（单位：伏特）。
双极输出操作
借助外部运算放大器，AD5542可被配置为提供双极电压输出。这种操作的典型电路如图20所示。匹配的双极偏置电阻器RFB和RINV连接到外部运放以实现这种双极输出摆幅，通常RFB=RINV=28 kΩ。表II显示了该输出操作模式的传输函数。AD5542上还提供了一组开尔文连接到模拟接地输入。
假设一个完美的参考，最坏的情况下双极输出电压可以从以下方程计算。
双极模式最坏情况输出
式中：VOS=外部运放输入偏置电压；
RD=RFB和RIN电阻匹配错误；
A=运算放大器开环增益。
输出放大器选择
对于双极模式，应使用精密放大器，由双电源供电。这将提供±VREF输出。在单电源应用中，选择合适的运放可能更困难，因为放大器的输出摆幅通常不包括负轨，在这种情况下，AGND。除非应用程序不使用接近零的代码，否则这可能会导致指定性能的某些降低。
所选运放需要具有非常低的偏置电压（DAC LSB为38μV，参考电压为2.5 V），以消除输出偏置微调的需要。输入偏置电流也应该非常低，因为偏置电流乘以DAC输出阻抗（约6K）将增加零码误差。需要轨对轨的输入和输出性能。为了快速稳定，运算放大器的转换速率不应妨碍DAC的稳定时间。DAC的输出阻抗是恒定的，与码无关，但为了减小增益误差，输出放大器的输入阻抗应尽可能高。放大器还应具有1兆赫或更大的3分贝带宽。放大器给系统增加了另一个时间常数，从而增加了输出的稳定时间。较高的3db放大器带宽导致DAC和放大器的有效稳定时间较短。
力觉放大器选择
这些放大器将是单电源低噪声放大器。高频下的低输出阻抗是首选，因为它们需要能够处理高达±20毫安的动态电流。
参考和接地
由于输入阻抗与代码相关，参考管脚应该由低阻抗源驱动。AD5541/AD5542在2V到VDD的电压基准下工作。低于2V的参考将导致精度降低。DAC的满标度输出电压由参考电压决定。表一和表二概述了模拟输出电压或特定数字代码。为了获得最佳性能，AD5542上提供了开尔文感应连接。
如果应用不需要单独的力和感应线，则应将它们绑在靠近封装的地方，以最小化封装引线和内部模具之间的电压降。
上电复位
这些部件具有通电复位功能，以确保通电时输出处于已知状态。通电时，DAC寄存器包含所有零，直到数据从串行寄存器加载。但是，串行寄存器在通电时未被清除，因此其内容未定义。最初将数据加载到DAC时，应加载16位或更多位，以防止在输出上出现错误数据。如果加载超过16位，则保留最后16位；如果加载少于16位，则保留前一个字的位。如果AD5541/AD5542需要与小于16位的数据接口，则应在LSB处用零填充数据。
电源和参考旁路
为了获得精确的高分辨率性能，建议使用10μF钽电容器和0.1μF陶瓷电容器并联绕过基准和电源管脚。
微处理器接口
微处理器通过串行总线与AD5541/AD5542接口，串行总线使用与DSP处理器和微控制器兼容的标准协议。通信信道需要由时钟信号、数据信号和同步信号组成的3线接口。AD5541/AD5542需要一个16位数据字，其数据在SCLK的上升沿有效。DAC更新可以在所有数据都已计时时自动完成，也可以在LDAC的控制下完成（仅限AD5542）。
AD5541/AD5542–ADSP-2101/ADSP-2103接口图21显示了AD5541/AD5542和ADSP-2101/ADSP-2103之间的串行接口。ADSP-2101/ADSP-2103应设置为在运动传输交替帧模式下工作。ADSP-2101/ADSP-2103通过运动控制寄存器编程，应配置如下：
内部时钟操作，有效低帧，16位字长。在启用运动后，通过将一个字写入Tx寄存器来启动传输。当数据被打卡时在串行时钟的每个上升沿上，在DSP和DAC之间需要一个反相器，因为AD5541/AD5542在SCLK的下降沿上对数据进行时钟输入。
AD5541/AD5542至68HC11接口
图22显示了AD5541/AD5542和68HC11微控制器之间的串行接口。68HC11的SCK驱动DAC的SCLK，而MOSI输出驱动串行数据线SDIN。CS信号由其中一条端口线路驱动。68HC11配置为主模式；MSTR=1，CPOL=0，CPHA=0。显示在MOSI输出上的数据在SCK的上升沿上是有效的。
AD5541/AD5542至微丝接口
图23显示了AD5541/AD5542与任何微线兼容设备之间的接口。串行数据在串行时钟的下降沿上移出，在串行时钟的上升沿上移入AD5541/AD5542。由于DAC在上升沿上将数据计时到输入移位寄存器，因此不需要粘合逻辑。
AD5541/AD5542至80C51/80L51接口
AD5541/AD5542和80C51/80L51微控制器之间的串行接口如图24所示。微控制器的TxD驱动AD5541/AD5542的SCLK，而RxD驱动DAC的串行数据线。P3.3是用于驱动CS的串行端口上的位可编程引脚。
80C51/80L51首先提供LSB，而AD5541/AD5542则首先需要16位字的MSB。应注意确保传输例行程序考虑到这一点。
当数据被传送到DAC时，P3.3被取低。RxD上的数据在TxD的下降沿上有效，因此时钟必须反转，因为DAC将数据时钟到串行时钟上升沿上的输入移位寄存器中。80C51/80L51以8位字节传输其数据，在传输周期中仅出现8个下降的时钟边缘。由于DAC需要16位字，因此P3.3必须在前8位传输后保持低位，在第2位传输后保持高位。AD5542上的LDAC也可以通过使用另一位可编程引脚P3.4由80C51/80L51串行端口输出控制。
应用
光耦接口
AD5541/AD5542的数字输入是施密特-触发，因此它们可以接受数字输入线上的慢速转换。这使得这些部件非常适合工业应用，其中可能需要通过光耦合器将DAC与控制器隔离。图25展示了这样一个接口。
解码多个AD5541/AD5542s
AD5541/AD5542的CS引脚可用于选择多个DAC中的一个。所有设备接收相同的串行时钟和串行数据，但任何时候只有一个设备接收CS信号。DAC地址将由解码器确定。数字输入线会有一些数字馈通。使用突发时钟将最小化数字馈通对模拟信号通道的影响。图26显示了一个典型的电路。
外形尺寸
尺寸单位为英寸和（mm）。
1、温度范围如下：A、B、C版本：–40°C至+85°C。J、L版本：0°C至70°C。
2、参考输入电阻取决于代码，最小值为8555 hex。3设计保证，不进行生产试验。规格如有更改，恕不另行通知。
