AD10242点击型号即可查看芯片规格书
OP279点击型号即可查看芯片规格书
125点击型号即可查看芯片规格书
特征
2个带输入信号调节的匹配ADC；可选双极输入电压范围（0.5伏，1.0伏，2.0伏）；完全符合MIL-STD-883B；80分贝无杂散动态范围；修剪通道匹配。
应用
雷达处理；通信接收机；FLIR处理；安全通信；任何I/Q信号处理应用。
一般说明
AD10242是一个完整的双信号链解决方案，包括车载放大器、参考信号、ADC和输出缓冲，提供了无与伦比的总体系统性能。每个通道都经过激光微调，以实现增益和偏移匹配，并提供优于80分贝的通道间串扰性能。AD10242在自定义MCM中分别使用AD9632、OP279和AD9042中的两个，以获得比以前可用的解决方案更大的空间、性能和成本优势。
AD10242在±5.0V电压下工作，用于模拟信号调节，并使用单独的5.0V电源进行模数转换。每个通道都是完全独立的，允许使用独立的编码或模拟输入进行操作。AD10242还为用户提供模拟输入信号范围的选择，以最小化单个系统中多个功能所需的额外信号调节。AD10242的核心是AD9042，专为需要宽动态范围的应用而设计。
AD10242是在模拟设备的MIL-PRF-38534 MCM线上生产的，完全合格。单元封装在定制的共烧陶瓷68引线鸥翼组件中，并指定在-55°C至+125°C的温度范围内运行。请联系工厂以获取更多定制选项，包括允许用户绕过前端放大器部分直接交流耦合ADC的选项。有关ADC性能的更多详细信息，请参阅AD9042数据表。
产品亮点
1、保证采样率为40 MSPS。
2、在整个奈奎斯特频带上指定的动态性能；对于-1 dBFS输入信号，杂散信号@80 dBc。
3、低功耗：<2W关闭±5.0V电源。
4、用户定义的输入振幅。
5、封装在68铅陶瓷含铅芯片载体。
模拟带宽规格
定义
模拟输入频率，在该频率下，基频的频谱功率（由FFT分析确定）降低3db。
孔径延迟
编码命令上升沿50%点与模拟输入采样时刻之间的延迟。
孔径不确定度（抖动）
孔径延迟的采样-采样变化。
微分非线性
任何代码与理想的1lsb步的偏差。
编码脉冲宽度/占空比
脉冲宽度高是编码脉冲保持逻辑“1”状态以达到额定性能的最小时间；脉冲宽度低是编码脉冲保持低状态的最小时间。在给定的时钟速率下，这些规范定义了可接受的编码占空比。
谐波失真
有效值信号振幅与最差谐波分量的有效值之比。
积分非线性
传递函数与用最小二乘曲线拟合确定的“最佳直线”以1lsb的分数测量的参考线的偏差。
最小转换率
最低模拟信号频率的信噪比低于保证限值不超过3db的编码速率。
最大转换率
执行参数测试时的编码速率。
输出传播延迟
编码命令上升沿50%点与所有输出数据位在有效范围内的时间之间的延迟
过电压恢复时间
将满标度的指定百分比的模拟输入信号降低到中标度后，转换器恢复到0.02%精度所需的时间量。
电源抑制比
输入偏移电压变化与电源电压变化的比率。
信噪比和失真（SINAD）
有效值信号振幅（在满标度以下1分贝处设置）与所有其他谱分量（包括谐波但不包括直流电）之和的有效值之比。
信噪比（信噪比，无谐波）有效值信号振幅（在满标度以下1分贝处设置）与所有其他谱分量之和的有效值之比，不包括前五次谐波和直流电。
无杂散动态范围（SFDR）
峰值杂散频谱分量的均方根信号振幅与均方根值之比。峰值杂散分量可以是谐波，也可以不是谐波。SFDR可在dBc（即，随着信号电平降低而降低）或dBFS（始终与转换器满标度相关）中报告。
瞬态响应
将半满标度阶跃函数应用于模拟输入时，转换器达到0.02%精度所需的时间。
双音互调失真抑制
输入音的均方根值与最差三阶互调产物的均方根值之比；用dBc表示。
双音SFDR
任一输入音的均方根值与峰值杂散分量的均方根值之比。峰值杂散分量可以是IMD产品，也可以不是IMD产品。双音SFDR可在dBc（即，随着信号电平降低而降低）或dBFS（始终与转换器满标度相关）中报告。
逻辑层次
等效电路
AD10242–典型性能特征
操作理论
请参阅功能框图。AD10242采用每个通道三个单片ADI组件（AD9632、OP279和AD9042），以及多个无源电阻网络和去耦电容器，以完全集成一个完整的12位模数转换器。
输入信号首先通过精密激光微调电阻分压器，允许用户通过为应用选择适当的输入端子，从外部选择满标度信号为±0.5 V、±1.0 V或±2.0 V的操作。电阻分压器的结果是将大约0.4V的满标度输入应用于内部AD9632放大器的非旋转输入。
AD9632提供与AD9042 ADC一起工作所需的直流耦合电平移位电路。在非转换模式下配置放大器时，可以调整交流信号增益，以向围绕AD9042的内部参考电压为中心的ADC提供恒定输入。这使得转换器可以在多个系统应用中使用，而不需要外部增益和通常需要微调的电平移位电路。AD9632因其卓越的交流性能和输入驱动能力而被选中。这两种规格限制了许多放大器驱动高性能adc的能力。随着新的放大器的开发，引脚兼容的改进计划纳入最新的运算放大器技术。
OP279提供AD9042的内部基准的缓冲器和反转，以提供AD9632输入放大器的求和节点。然后将该直流电压与输入电压相加，并施加到AD9042 ADC的输入端。AD9042的参考电压设计用于跟踪ADC的内部偏移和漂移，并用于确保在扩展的工作温度范围内匹配。
应用AD10242
编码AD10242
AD10242设计用于与TTL和CMOS逻辑系列接口。用于驱动编码管脚的源必须干净且无抖动。抖动过大的信源会限制信噪比和整体性能。
AD10242编码输入连接到差分输入级（见图4）。在没有输入连接到编码或编码输入的情况下，分压器将输入偏置到1.6V。对于TTL或CMOS使用，编码源应连接到编码（引脚29和/或51）。应使用低电感或微波芯片电容器将编码器（引脚28和/或52）与接地分离。AVX 05085C103MA15等0.01μF电容器工作良好。
性能改进
利用放大器和转换器组合的内部特性可以稍微改善AD10242的性能。通过稍微增加5v电源，用户可以在转换器的整个频率范围内获得高达5dB的SFDR改善。不建议在模拟电源上超过5.5 V，因为没有超出该范围的性能优势，应注意避免绝对最大额定值。
如果需要一个额定1.6 V以外的逻辑阈值，以下方程式说明如何使用外部电阻器Rx来提高或降低触发点（见图4，R1=17 kΩ，R2=8 kΩ）。
降低逻辑阈值。
提高逻辑阈值。
虽然单端编码在许多应用中都能很好地工作，但差异驱动编码将提供更高的性能。根据电路布局和系统噪声，可以实现1db到3db的信噪比改善。建议将编码信号交流耦合到编码和编码管脚中。
最简单的选项如下所示。低抖动TTL信号与限制电阻器（通常为100Ω）耦合到RF变压器的一次侧（这些变压器价格低廉且容易获得；图9和图10中的零件号来自小型电路）。二次侧连接到转换器的编码和编码管脚。由于两个编码输入都是自偏置的，因此不需要额外的组件。
如果没有可用的TTL源，则可以替换干净的正弦波。在正弦源的情况下，匹配网络如下所示。由于指定的匹配变压器的阻抗比为1:1，因此应选择负载电阻R来匹配源阻抗。在大多数情况下，AD9042的输入阻抗可以忽略不计。
如果有低抖动的ECL时钟可用，另一种选择是将差分ECL信号交流耦合到编码输入引脚，如图11所示。这里显示的电容器应该是芯片电容器，但不需要低电感的变化。
作为最后的选择，ECL栅极可以由ECL比较器代替。比较器的输入可以是逻辑信号或正弦信号。
当交流耦合时，应注意不要过度驱动编码器输入引脚。尽管输入电路受到过电压或欠电压条件的电气保护，但过度驱动编码输入引脚可能导致电路操作不当。
使用灵活的输入
AD10242的设计考虑到了用户的易操作性。多输入配置已包括在板上，允许用户选择输入信号电平和输入阻抗。当标准输入为±0.5 V、±1.0 V和±2.0 V时，用户可以使用其他输入作为接地或外部电阻的替代位置，在任何输入上选择AD10242的输入阻抗。下表总结了每个输入位置可用的阻抗选项：
当AIN2和AIN3打开时，AIN1=100Ω。
当AIN3对地短路时，AIN1=75Ω。
当AIN2对地短路时，AIN1=50Ω。
当AIN3打开时，AIN2=200Ω。
当AIN3对地短路时，AIN2=100Ω。当AIN2到AIN3的外部电阻为AIN2=300Ω，且AIN3对地短路时，AIN2=75Ω。
当AIN2到AIN3的外部电阻为AIN2=100Ω，且AIN3对地短路时，AIN2=50Ω。
AIN3=400欧。
当AIN3的外部电阻接地为133Ω时，AIN3=100Ω。当AIN3的外部电阻接地为92Ω时，AIN3=75Ω。当AIN3的外部电阻接地为57Ω时，AIN3=50Ω。
虽然AD10242的模拟输入是为直流耦合双极性输入设计的，但AD10242能够通过添加外部电阻在用户可选择的模式下使用单极性输入。这允许将1V、2V和4V满标度单极信号应用于各种输入（分别为AIN1、AIN2和AIN3）。在UPOS和UCOM之间放置一个2.43 kΩ的电阻器（典型情况下，需要偏移校准）会移动参考电压设定点，以允许在设备输入端施加单极正电压。若要校准偏移量，请在调整单极电阻以进行中刻度输出转换的同时，向转换器施加中刻度直流电压。
要在-1 V、-2 V或-4 V满标度单极信号下工作，在UNEG和UCOM之间放置一个2.67 kΩ电阻（典型情况下，需要偏移校准）。这再次移动参考电压设定点，以允许在设备输入端施加单极负电压。若要校准偏移量，请在调整单极电阻以进行中刻度输出转换的同时，向转换器施加中刻度直流电压。
接地和去耦模拟和数字接地
在任何高速、高分辨率的系统中，正确的接地都是必不可少的。建议使用多层印制电路板（pcb）提供最佳的接地和电源方案。使用地面和动力飞机具有明显的优势：
1、由信号及其返回路径包围的环路区域的最小化。
2、与接地和电源路径相关的阻抗最小化。
3、由电源板、印刷电路板绝缘层和接地板形成的固有分布电容器。
这些特性既降低了电磁干扰（EMI），又全面改善了性能。
重要的是要设计一个布局，以防止噪声耦合到输入信号。数字信号不应与输入信号轨迹并行运行，且应远离输入电路。AD10242不区分模拟和数字接地引脚，因为AD10242应始终被视为模拟组件。所有接地引脚应直接连接在AD10242下面。印刷电路板应具有一个接地平面，覆盖电路板组件侧的所有未使用部分，以提供低阻抗路径并管理电源和接地电流。接地平面应远离输入引脚附近的区域，以减少杂散电容。
布局信息
评估委员会的示意图（图15）代表了AD10242的典型实现。AD10242的引脚非常简单，便于使用和实现高频/高分辨率设计实践。建议使用高质量的陶瓷芯片电容器，将每个电源插脚直接从设备接地。所有的电容器，除了一个放在编码器可以是标准的高品质陶瓷芯片电容器。如前所述，编码器引脚上使用的电容器必须是低电感芯片电容器。
放置数字输出运行时应小心。由于数字输出具有如此高的转换速率，因此应将数字输出上的电容负载降至最低。数字输出的电路轨迹应保持短路，并直接连接到接收门。内部电路通过电阻网络缓冲AD9042 ADC的输出，以消除从外部将设备与接收门隔离的需要。
评估委员会
AD10242评估板（见图16）旨在为AD10242模数转换器的评估提供最佳性能。董事会包括确保AD10242评估的最高绩效水平所需的一切。
模拟电源引脚的电源通过香蕉插孔连接。模拟电源为晶体振荡器、相关组件和放大器以及AD10242的模拟部分供电。AD10242的数字输出通过数字接口连接器上的J9或J10的引脚1供电。要用一个5 V电源为评估板供电，需要在测试点E1到E4之间连接一根跨接导线。如果需要额外的布局或应用帮助，请与工厂联系。
外形尺寸
