A3986是带微步转换器的双全桥MOSFET驱动器

元器件信息   2022-11-22 09:20   252   0  


芯片规格书搜索工具-icspec


特点和优点

▪ 2线步进和方向接口

▪ N沟道mosfet的双桥全栅驱动

▪ 工作电压超过12至50 V

▪ 同步整流

▪ 交叉传导保护

▪ 可调混合衰变

▪ 集成正弦DAC电流基准

▪ 固定关断时间的PWM电流控制

说明

A3986是一个双全桥门驱动器,集成了适用于驾驶多种高功率工业双极2相步进电机(通常30至500瓦)。电机电源由外部N通道提供电源电压从12伏到50伏的功率mosfet。

此设备包含两个正弦数模转换器,用于生成两个独立的固定关闭时间脉冲宽度调制电流的参考电压控制器。它们为外部电源提供电流调节MOSFET全桥。

电机步进由两线步进和方向控制接口,提供完整的微步控制,半步、四步和十六步分辨率。固定资产时间调节器能够在慢速、混合或快速衰减模式,可降低可听电机噪音,提高了步进精度,降低了功耗。

翻译是实现这一点的关键集成电路。只需在阶跃输入端输入一个脉冲即可驱动电机一步(全、半、四分之一或十六分之一,取决于微步选择输入)。没有相序表,高频控制线,或复杂的程序接口。这减少了对复杂微控制器的需求。

eab829ae-6a03-11ed-bcbe-b8ca3a6cb5c4.pngeab829af-6a03-11ed-bcbe-b8ca3a6cb5c4.png

高压侧N通道所需的上述电源电压mosfet由自举电容器提供。效率是同步整流和功率场效应管的应用通过集成的交叉控制来防止穿透以及可编程的死区时间。

除了交叉电流控制,内部电路保护提供滞后和欠压锁定的热关机。不需要特殊的通电顺序。

该部件以38针TSSOP(包装LD)提供。这个包装不含铅,100%哑光镀锡引线框架。

功能框图

eab829b0-6a03-11ed-bcbe-b8ca3a6cb5c4.png

功能描述

基本操作

A3986是一个完整的微步进FET驱动器,内置转换器,操作简单,控制输入最少。它设计用于在全、半、四分之一和十六阶模式下操作两相双极步进电机。两个外部功率全桥(全N通道mosfet)中的每一个电流都由一个固定关闭时间的PWM控制电路独立调节。每一步的全桥电流由桥的接地连接中的外部电流感测电阻器RSENSE、参考电压VREF和由转换器控制的DAC输出的值来设置。

使用N通道mosfet的PWM为高效率电机驱动提供了最经济有效的解决方案。A3986提供了所有必要的电路,以确保高侧和低侧外部mosfet的栅源电压都在10v以上,并且外部电桥中没有交叉传导(穿透)。

具体功能将在以下各节中详细介绍。

电源

需要两个电源连接。电机电源应连接至VBB,以提供栅极驱动电平。内部逻辑电源由VDD输入提供。内部逻辑设计为在3到5.5伏之间工作,允许使用3.3或5伏外部逻辑接口电路。

地面接地引脚是内部逻辑和模拟电路的参考电压。没有大电流流过这个引脚。为避免开关电路产生任何噪声,应独立追踪电源接地星点。

VREG该引脚的电压由VBB电源的低电压降线性稳压器产生。它用于操作低边栅极驱动输出GLxx,并为引导电容CBOOTx提供充电电流。为了在提供充电电流时限制电压降,该引脚应与陶瓷电容器CREG断开接地。CREG值通常应该是

对于高达14 kHz的脉宽调制频率,是自举电容器值的40倍。在14 kHz以上,最小推荐值可通过以下公式确定:

eab829b1-6a03-11ed-bcbe-b8ca3a6cb5c4.png

其中CREG和CBOOT在nF中,fPWM是最大值脉宽调制频率,单位为千赫。VREG被监控,如果电压太低,输出将被禁用。

参考该引脚处的参考电压VREF最大(100%)峰值电流。REF输入在内部当连接20 kΩ上拉电阻器时,限制为2 V在VREF和VDD之间。这允许在不需要外部产生电压的情况下设置最大参考电压。外部参考电压低于最大值也可以输入到这个引脚上。电压VREF除以8产生DAC参考电压电平。

OSC内部FET控制时序由主时钟通常运行在4兆赫。一个电阻器,ROSC,从OSC引脚连接到GND设置频率(in兆赫)至大约:

eab829b2-6a03-11ed-bcbe-b8ca3a6cb5c4.png

式中,ROSC(单位:kΩ)通常介于50 kΩ和10 kΩ之间。主振荡器周期用于导出PWM关闭时间、死区时间和消隐时间。

栅极驱动

A3986设计用于驱动外部电源N通道mosfet。它提供快速充电和放电所需的瞬态电流,以减少开关过程中外部场效应管中的损耗。充电和放电速率可以通过与场效应晶体管栅极串联的外部电阻RGx来控制。栅极驱动电路在关闭一个场效应管和打开互补场效应管之间引入死区时间tDEAD,从而防止了交叉传导。tDEAD至少是主振荡器的3个周期,但可以延长1个周期以允许振荡器同步。

C1A、C1B、C2A和C2B用于引导电容器、CBOOTx和高压门驱动器正极电源的高压侧连接。当相关输出Sxx端子低时,引导电容器充电到大约VREG。当输出电压升高时,该端电压随输出电压升高,以提供高压N沟道功率mosfet所需的升压栅极电压。自举电容器应该是陶瓷的,其值是总MOSFET栅电容的10到20倍。

GH1A、GH1B、GH2A和GH2B用于外部N通道mosfet的高端栅极驱动输出。外部串联栅极电阻器可用于控制在栅极处看到的回转率,从而控制电机端子处的di/dt和dv/dt。GHxx=1(高)表示驱动器的上半部分已打开,并将向外部电机驱动桥中高侧MOSFET的栅极提供电流。GHxx=0(低)意味着驱动器的下半部分被打开,并将电流从外部MOSFET的栅极电路汇聚到相应的Sxx引脚。

S1A、S1B、S2A和S2B直接连接到电机上,这些端子感应负载上的电压,并为浮动高压侧驱动器定义负电源。来自高侧MOSFET栅极电容的放电电流流过这些连接,这些连接应该有低阻抗的轨迹到MOSFET桥。

GL1A、GL1B、GL2A和GL2B用于外部N通道mosfet的低边栅极驱动输出。外部串联栅极电阻器(尽可能靠近MOSFET栅极)可用于降低栅极处的转换速率,从而控制电机端子处的di/dt和dv/dt。GLxx=1(高)表示驱动器的上半部分已打开,并将向外部电机驱动桥中的低侧MOSFET栅极提供电流。GLxx=0(低)意味着驱动器的下半部分打开,并将电流从外部MOSFET的栅极汇聚到LSSx引脚。

LSS1和LSS2栅极电容器放电的低压侧返回路径,通过低阻抗路径连接到低压侧外部FET的公共源。

电动机控制

电机的速度和方向简单地由两个逻辑输入控制,而微步级则由另外两个逻辑输入控制。在通电或复位时,转换器将DAC和相电流极性设置为初始初始状态(初始状态条件见图2至5),并将两相电流调节器设置为混合衰减模式。当阶跃输入上出现阶跃指令信号时,转换器自动将DAC排序到下一级(电流级顺序和电流极性见表3)。

微步分辨率由输入MS1和MS2设置,如表1所示。如果新的DAC电平高于或等于前一电平,则该全桥的衰减模式将是慢衰减。如果新的DAC输出电平低于前一电平,则该全桥的衰减模式将由PFD1和PFD2输入设置。这种自动电流衰减选择通过减少由电机BEMF引起的电流波形失真来改善微步进性能。

步骤ms1和MS2步进输入上的一个从低到高的转换使翻译器按顺序排列,并使马达前进一个增量。转换器控制DAC的输入以及每个绕组中的电流流向。增量的大小由MSx输入的状态决定。根据表1,这些微步选择输入用于选择微步格式。对这些输入的更改在下一步输入上升沿之前不会生效。

董事这个方向输入决定了马达的旋转方向。低时为顺时针方向,高时为逆时针方向。此输入的更改在下一步上升边缘之前不会生效。

内部PWM电流控制

每个全桥都由一个固定的断开时间的PWM电流控制电路独立控制,该电路将相位中的负载电流限制为所需值ITRIP。最初,一对对角的源和汇mosfet被启用,电流流过电机绕组和电流感应电阻器RSENSEx。当通过RSENSEx的电压等于DAC输出电压时,电流感应比较器重置PWM锁存器,从而关闭源MOSFET(慢衰减模式)或源MOSFET(快衰减模式)。电流限制的最大值通过选择RSENSE和REF输入处的电压来设置,跨导函数近似为:

eab829b3-6a03-11ed-bcbe-b8ca3a6cb5c4.png

由转换器控制的DAC以精确的步骤降低基准电压VREF,以产生电流感应比较器所需的正弦基准电平。这将相电流跳闸水平ITRIP限制为最大电流水平ITRIP(max)的一部分,定义如下:

eab829b4-6a03-11ed-bcbe-b8ca3a6cb5c4.png

每个步骤的百分比见表3。

内部的PWM电流控制电路使用主振荡器来控制功率mosfet保持关闭的时间长度。关闭时间tOFF名义上是主振荡器的87个周期(4mhz时为21.75μs),但与主振荡器同步可能会延长1个周期。

消隐:当内部电流控制切换输出时,此功能将使电流感应比较器的输出为空白。比较器输出被屏蔽,以防止由于钳位二极管的反向恢复电流和与负载电容相关的开关瞬态而导致的假过电流检测。空白时间t是主振荡器的6个周期(4mhz时为1.5μs)。因为t在tOFF结束后跟随,所以不会发生同步错误。

死亡时间为了防止功率全桥中的交叉传导(穿透),在关闭一个MOSFET和打开互补MOSFET之间引入了死区时间。死区时间t是主振荡器的3个周期(4MHz时为750 ns),但与主振荡器同步可能会延长1个周期。

启用重置这个输入只是关闭所有的功率mosfet。当设置为逻辑高时,输出被禁用。当设置为逻辑低时,内部控制根据需要启用输出。转换器的输入(STEP、DIR、MS1和MS2)和内部排序逻辑都是活动的,与启用输入状态无关。一种有效的低控制输入,用于在不使用时使功耗最小化。这使得大部分内部电路失效,包括输出mosfet和内部调节器。当设置为逻辑高时,允许设备在初始位置正常运行和启动。当从睡眠模式出来时,在发出STEP命令前等待1毫秒,以使内部调节器稳定。输出也可以在不进入睡眠模式的情况下复位到原位。为此,脉冲复位输入低,脉冲宽度在twR(最小)和twR(最大)之间。

混合衰变操作

混合衰减是一种在电流减小时提供对相电流更大控制的技术。当步进电机高速驱动时,电机的反电动势将滞后于驱动电流。如果在电流控制方案中使用无源电流衰减模式(如慢衰减),则电机反电势会导致相电流上升失控。混合衰变通过将全桥最初置于快速衰变,然后在一段时间后切换到慢速衰变来消除这种影响。因为快速衰减是一种主动(驱动)衰减模式,所以电流衰减周期的这一部分将确保电流保持在控制状态。对全电流衰减时间(关断时间)使用快速衰减将导致较大的纹波电流,但一旦电流处于控制状态,切换到慢速衰减将降低纹波电流值。全桥必须保持快速衰减的关闭时间将取决于电机的特性和速度。

当相电流上升时,电机的反电势不会影响电流控制,可以采用慢衰减的方法来减小相电流的脉动。当电流上升时,A3986自动在慢衰减和电流下降时在混合衰减之间切换。全桥保持快速衰减的关闭时间部分由PFD1和PFD2输入定义。

PFD1和PFD2使用百分比快衰变管脚根据表2选择在启用混合衰减时使用的快速衰减部分。当阶跃输入信号指令的输出电流低于上一步时,启用混合衰减。在混合衰变模式下,当达到触发点时,A3986进入快速衰变模式,直到完成指定数量的主振荡器周期。在这个快速衰减部分之后,A3986在固定关闭时间tOFF的剩余时间切换到慢速衰减模式。

使用PFD1和PFD 2选择0%的快衰变将有效地保持全桥的慢衰变。此选项可用于在电机静止或以非常低的速率步进时将相电流纹波保持在最小值。

选择100%快速衰减将在电流下降时提供最快的电流控制,并在电机以非常高的步进率驱动时提供帮助。

SR用于设置同步整流模式的输入。当触发一个脉冲宽度调制关闭周期时,负载电流根据控制逻辑选择的衰减模式循环。同步整流特性在电流衰减期间开启适当的MOSFET,并在MOSFET的低RDS(on)下有效地使体二极管短路。这大大降低了功耗,并消除了额外的肖特基二极管的需要。同步整流可以设置为激活模式或禁用模式。

•激活模式:当SR引脚输入为逻辑低时,激活模式启用,将发生同步整流。此模式通过在检测到零电流水平时关闭同步整流来防止负载电流反转。这可防止电机绕组反向导电。

•禁用模式:当SR引脚输入为逻辑高电平时,同步整流被禁用。当需要外部二极管将功率损耗从功率mosfet传输到外部二极管(通常是肖特基二极管)时,通常使用这种模式。

停机操作如果VREG出现超温故障或欠压故障,则在排除故障条件之前,mosfet将被禁用。在通电时,如果VDD电压低,欠压锁定(UVLO)电路将禁用mosfet,直到VDD电压达到最低水平。一旦VDD高于最低水平,转换器将重置为主状态,mosfet将重新启用。

应用程序信息

电流传感

为了最大限度地减小由于地面跟踪红外降引起的IPEAK电流水平传感不准确度,传感电阻器RSENEX应独立返回电源接地星形点。对于低值感测电阻器,感测电阻器PCB记录道中的IR降可能很明显,应予以考虑。应避免使用插座,因为插座的接触电阻会导致传感器的变化。

热保护

当接头温度达到典型的165°C时,所有驱动器都将关闭。这只是为了防止A3986因连接温度过高而出现故障。热保护不能保护A3986不受持续短路的影响。热停堆具有大约15°C的滞后。

电路布局

因为这是一个开关模式的应用,在快速电流变化的地方,在应用PCB的布局过程中必须小心。以下几点是布局的指导。遵循所有的指导方针并不总是可能的。但是,每一点都应作为任何布局过程的一部分仔细考虑。

接地连接布局建议:

1、电源引脚VBB、VREG和VDD的去耦电容器应独立连接在接地引脚附近,而不是任何接地平面上。去耦电容器也应尽可能靠近相应的电源引脚。

2、振荡器定时电阻器ROSC应连接到GND引脚。它不应连接到任何接地平面、公共电源或电源接地。

3、接地引脚应通过一个独立的低阻抗轨迹连接到单点的公共电源。

4、使用紧密接地(尖端和筒形)探针,参考接地引脚检查LSS引脚上瞬态的峰值电压偏移。如果LSS处的电压超过本数据表中规定的绝对最大值,则在LSS管脚和AGND管脚之间添加额外的夹紧、电容或两者。

其他布局建议:

1、栅极充电驱动路径和栅极放电返回路径可能携带瞬态电流脉冲。因此,来自GHxx、GLxx、Sxx和LSSx的迹线应尽可能短,以降低电路迹线的电感。

2、提供从每个LSS引脚到每个电源桥公共点的独立连接。不建议将LSS直接连接到GND引脚。LSS连接不应用于检测连接。

3、通过在所有功率场效应管的漏极和源极端子上使用短而宽的铜线来减小杂散电感。这包括电机引线连接、输入电源总线和低压侧电源FET的公共电源。这将使快速切换大负载电流所产生的电压最小化。

4、考虑在功率场效应管的源极和漏极之间使用小型(100nF)陶瓷去耦电容器,以限制由痕量电感引起的快速瞬态电压尖峰。

以上只是建议。每个应用程序都不同,可能会遇到不同的敏感度。应在最大电流下测试每个设计,以确保消除任何寄生效应。

eab829b5-6a03-11ed-bcbe-b8ca3a6cb5c4.pngeab829b6-6a03-11ed-bcbe-b8ca3a6cb5c4.png

LD封装,38针TSSOP

eab829b7-6a03-11ed-bcbe-b8ca3a6cb5c4.png








登录icspec成功后,会自动跳转查看全文
博客评论
还没有人评论,赶紧抢个沙发~
发表评论
说明:请文明发言,共建和谐网络,您的个人信息不会被公开显示。