ADCS7476点击型号即可查看芯片规格书
SOT-23点击型号即可查看芯片规格书
125点击型号即可查看芯片规格书
一般说明
ADCS7476、ADCS7477和ADCS7478是低功耗单片CMOS 12位、10位和8位模数转换器，工作速度为1毫秒/秒。ADCS7476/77/78是模拟设备AD7476/77/78的替代品。每个设备都基于一个具有内部跟踪和保持的逐次逼近区域结构。串行接口与多种标准兼容，如SPI8482;，QSPI公司™，微丝™，以及许多常见的DSP串行接口。
ADCS7476/77/78使用电源电压作为参考。这使得设备能够在0到V的满标度输入范围内工作。转换率由串行时钟（SCLK）速度决定。这些转换器提供一种关闭模式，可用于以吞吐量换取功耗。ADCS7476/77/78采用单电源供电，其电压范围为+2.7V至+5.25V。采用+3V或+5V电源连续转换时的正常功耗分别为2兆瓦或10兆瓦。通过芯片选择（CS）引脚启用的断电功能使用+5V电源将功耗降低到5微瓦以下。所有这三个转换器都封装在一个6线SOT-23封装中，为空间是关键考虑因素的应用程序提供了非常小的占用空间。这些产品设计用于在汽车/扩展工业温度范围.-40°C至+125°C下运行。
特征
可变功率管理；封装在6-铅，SOT-23中；电源作为参考；单电源+2.7V至+5.25V供电操作；SPI公司™/定量供应指数™/微丝™/兼容数字信号处理器。
主要规格
分辨率，无漏码 12/10/8位；
转化率 1 MSPS；
DNL +0.5, -0.3LSB（典型）；
INL ± 0.4 LSB（典型）；
功耗：3V电源 2兆瓦（典型）；5V电源 10兆瓦（典型）。
应用
汽车导航；FA/ATM设备；便携式系统；医疗器械；移动通信；仪表和控制系统。
接线图
订购信息
管脚说明
方块图
绝对最大额定值
如果需要军用/航空航天专用设备，请联系国家半导体销售办公室/经销商以获取可用性和规格。
电源电压VDD−0.3V至+6.5V；任何模拟管脚上的电压接地-0.3V至VDD+0.3V；任何数字管脚对地电压-0.3V至6.5V；任何引脚的输入电流（注3）±10毫安；静电放电敏感性：人体模型3500V；机器型号200V；焊接温度，红外线，10秒215摄氏度；结温+150 303C；储存温度−65°C至+150°C；运行额定值；工作温度范围TMIN=-40℉C≤TA，≤TMAX=+125摄氏度VDD电源电压+2.7V至+5.25V；数字输入引脚电压范围（注4）+2.7V至+5.25V。
封装热阻
规范定义
孔径延迟是CS的下降沿之后到获取或保持输入信号以进行转换的时间。
孔径抖动（孔径不确定度）是不同样品之间孔径延迟的变化。孔径抖动在输出中表现为噪声。
微分非线性（DNL）是对理想步长1lsb的最大偏差的度量。
占空比是重复数字波形的高时间与一个周期的总时间的比率。这里的规格是指SCLK。
有效位数（ENOB或有效位数）是指定信号到噪声和失真或SINAD的另一种方法。ENOB定义为（SINAD-1.76）/6.02，并表示转换器相当于这个（ENOB）位数的完美ADC。
全功率带宽是一种测量频率的方法，在该频率下，对于满标度输入，重建的输出基波下降到低于其低频值3db。
增益误差是最后一个代码转换的偏差（111…110）到（111…111）从理想值（ADCS7476和ADCS7477的V-1.5 LSB，ADCS7478的V-1 LSB）调整偏移误差后。
积分非线性（INL）是从负满标度（/2 LSB低于第一个代码转换）到正满标度（/2 LSB高于最后一个代码转换）绘制的线的每个单独代码的偏差的度量。任何给定代码与这条直线的偏差都是从代码值的中心开始测量的。
互调失真是由于两个正弦频率同时应用于ADC输入而产生的附加频谱分量。它被定义为两个二阶或全部四个三阶互调产物中的功率与两个原始频率中的功率之和的比率。IMD通常用dBFS表示。
缺少代码是那些永远不会出现在ADC输出端的输出代码。ADCS7476/77/78保证没有任何丢失的代码。
偏移误差是第一个代码转换（000…000）到（000…001）与理想值的偏差（即ADCS7476和ADCS7477的GND+0.5 LSB，ADCS7478的GND+1 LSB）。
信噪比是输入信号的均方根值与低于采样频率一半的所有其他谱分量之和的均方根值之比，单位为分贝，不包括谐波或直流电。
信噪比加失真（S/N+D或SINAD）是输入信号的均方根值与低于时钟频率一半的所有其他谱分量（包括谐波，但不包括直流电）的均方根值之比，单位为分贝。
无杂散动态范围（SFDR）是输入信号和峰值杂散信号的均方根值之间的差，单位为分贝，其中杂散信号是输出频谱中不存在于输入的任何信号。
总谐波失真（THD）是前五个输出谐波电平的均方根和输出基波电平的比值，按dBc表示。THD计算为：
其中f是基本（输出）频率的均方根功率，f到f是前5个谐波频率的均方根功率。
未调整总误差是一个包括增益误差、线性误差和偏移误差的综合规范。
时序图
典型性能特性TA=+25℃、VDD=3V、fSAMPLE=1 MSPS、fSCLK=20 MHz，除非另有说明，否则fIN=100 kHz。
应用程序信息
1.0 ADCS7476/77/78操作
ADCS7476/77/78是围绕电荷再分配数模转换器设计的逐次逼近模数转换器。ADCS7476/77/78在轨道和保持操作中的简化调度分别如图4和5所示。在图4中，设备处于跟踪模式：开关SW1将取样电容器连接到输入，而SW2平衡比较器输入。设备处于此状态，直到CS降低，此时设备移动到保持模式。
图5显示了处于保持模式的装置：开关SW1将采样电容器接地，保持采样电压，开关SW2使比较器不平衡。然后，控制逻辑指示电荷再分配DAC从采样电容器中加上或减去固定量的电荷，直到比较器平衡。当比较器平衡时，提供给DAC的数字字是模拟输入电压的数字表示。在SCLK的第13上升沿上，设备从保持模式移动到跟踪模式。
2.0使用ADCS7476/77/78
ADCS7476/77/78的串行接口时序图如图1、2和3所示。CS是芯片选择，它在ADCS7476/77/78上启动转换并帧化串行数据传输。SCLK（串行时钟）控制串行数据的转换过程和定时。SDATA是串行数据输出管脚，其中转换结果作为串行数据流找到。
ADCS7476/77/78的基本操作从CS变低开始，这将启动转换过程和数据传输。随后的SCLK上升沿和下降沿将参照CS下降沿进行标记；例如，“SCLK第三下降沿”应参照CS下降后的SCLK第三下降沿。
在CS下降时，SDATA引脚退出三态，转换器从轨道模式切换到保持模式。输入信号被采样并保持在CS的下降沿上进行转换。转换器在SCLK的第13上升沿从保持模式移动到跟踪模式（见图1、2或3）。
SDATA管脚将在SCLK的第16个下降沿或CS的上升沿（以先发生者为准）后重新置于三态。转换完成后必须满足安静时间t，然后再次降低CS以开始另一个转换。安静的从ADCS7476/77/78读取完整样本需要16个SCLK周期。样本比特（包括任何前导或尾随的零）在SCLK的下降沿上打卡，并且打算由接收器在SCLK的随后下降沿上打卡。ADCS7476/77/78将在SDATA上产生四个前导零，然后是十二位、十位或八位数据位，最重要的是第一位。在数据位之后，ADCS7477将时钟输出两个尾随零点，ADCS7478将时钟输出四个尾随零点。ADCS7476不会打卡任何尾随零；最低有效数据位在SCLK的第16个下降沿上有效。
扩散系数在应用程序挂起时，CS变低后SCLK上的第一个边缘可能是下降边缘或上升边缘。如果CS下降后的第一个SCLK边缘是上升边缘，所有四个前导零将在SCLK的前四个下降边缘上有效。如果CS变低后的第一个SCLK边缘是下降边缘，则第一个前导零可能无法及时设置，以便微处理器或DSP正确读取。剩余的数据位仍在SCLK的下降沿上计时。
3.0 ADCS7476/77/78传递函数
ADCS7476/77/78的输出格式为直接二进制。代码转换发生在连续整数之间的中间LSB值。ADCS7476的LSB宽度为VDD/4096；ADCS7477的LSB宽度为VDD/1024；ADCS7478的LSB宽度为VDD/256。ADCS7476和ADCS7477的理想传输特性如图6所示，而ADCS7478的理想传输特性如图7所示。
4.0采样电路
ADCS7476/77/78的典型应用如图8所示。在本例中，由国家LP2950低压差稳压器提供组合模拟和数字电源，可在各种固定和可调输出电压中使用。电源通过靠近设备的电容网络旁路。图中所示的三线接口也与微处理器或数字信号处理器相连。
5.0模拟输入
ADCS7476/77/78输入通道的等效电路如图9所示。二极管D1和D2为模拟输入提供ESD保护。模拟输入在任何时候都不能超过V+300 mV或GND-300 mV，因为这些ESD二极管将开始向基板传导电流并影响ADC的工作。
图9中的电容器C1的值通常为4pf，这主要是由pin电容引起的。电阻器R1代表多路复用器和跟踪/保持开关的导通电阻，通常为100欧姆。电容器C2是ADCS7476/77/78采样电容器，通常为26 pF。
模拟输入的采样特性会导致输入电流脉冲，从而导致输入端的电压峰值。ADCS7476/77/78在低阻抗源驱动时将提供最佳性能，以消除采样电容充电引起的失真。在动态性能至关重要的应用中，可能需要用低输出阻抗放大器驱动输入。此外，当使用ADCS7476/77/78对交流信号进行采样时，带通或低通滤波器将减少谐波和噪声，从而提高THD和SNR。
6.0数字输入和输出
ADCS7476/77/78数字输入（SCLK和CS）不受与模拟输入相同的绝对最大额定值限制。相反，数字输入引脚相对于GND被限制为+6.5V，而不管电源电压为V。这使得ADCS7476/77/78能够独立于电源电压，与多种逻辑电平连接。
请注意，即使数字输入允许高于GND高达+6.5V，数字输出也只能驱动V输出。此外，数字输入管脚不容易闭锁；SCLK和CS可以在V之前断言，而没有任何风险。
7.0操作模式
ADCS7476/77/78有两种可能的操作模式：正常模式和关机模式。当CS被拉低时，ADCS7476/77/78进入正常模式（并且开始转换过程）。如果CS在CS拉低后SCLK的第十个下降沿之前被拉高，则设备将进入关机模式；如果CS保持低，则设备将保持正常模式。一旦进入关机模式，设备将保持在那里，直到CS再次降低。通过改变在正常模式和关机模式下所花费的时间比率，系统可以权衡吞吐量和功耗。
8.0正常模式
最好的吞吐量是通过使ADCS7476/77/78始终处于正常模式而获得的，因此没有通电延迟。为了使设备持续处于正常模式，CS必须保持低，直到转换开始后SCLK的第10个下降沿之后（记住，转换是通过降低CS开始的）。
如果CS在第10个下降沿后升高，但在第16个下降沿前升高，设备将保持正常模式，但当前转换将中止，SDATA将返回三态（截断输出字）。
从设备读取所有转换字需要16个SCLK周期。在经过16个SCLK周期之后，CS可以高或低空闲，直到下一次转换。如果CS为低怠速，则必须在下一次转换开始之前再次将其调高，下一次转换在CS再次调低时开始。在16个SCLK周期之后，SDATA返回到三态。在t安静的通过再次降低CS值，已经过去了。
9.0关机模式
关机模式适用于不连续采样或愿意用吞吐量换取功耗的应用程序。当ADCS7476/77/78处于关机模式时，所有模拟电路都关闭。
要进入关机模式，必须在SCLK的第二和第十个下降边缘之间的任何时候通过使CS返回高位来中断转换，如图10所示。以这种方式将CS调高后，设备将进入关机模式；当前转换将中止，SDATA将进入三态。如果CS在SCLK的第二个下降沿之前升高，则设备不会改变模式；这是为了避免由于CS线路上的噪声而意外改变模式。
10.0退出关机模式
要退出关机模式，请将CS调低。一经提出CS低，ADCS7476/77/78将开始通电。权力向上通常需要1微秒。此微秒的加电延迟导致第一个转换结果不可用。这个然而，通电后执行的第二次转换是有效，如图11所示。
如果CS在SCLK，设备将返回关机模式。完成了避免意外进入正常模式CS线上有噪音。退出关机模式并保持在正常模式，CS必须保持在低位直到第10次下降SCLK的边缘。ADCS7476/77/78将完全16个SCLK周期后通电。
11.0通电时间
ADCS7476/77/78通常需要1微秒才能通电，在第一次使用VDD后，或在恢复正常后关闭模式的模式。这相当于任何SCLK频率在本文件中的规范。在第一次假骗局之后-版本，ADCS7476/77/78将执行转换属性-厄利。请注意，tQUIET时间仍必须包含在第一个虚拟转换和第二个有效转换。
12.0启动模式
当V电源首次应用时，ADCS7476/77/78可以在两种模式中的任何一种模式下通电：正常或关机。因此，应在启动后执行一次虚拟转换，正如第11.0节所述。然后，可将部件置于正常模式或关闭模式，如第8.0节和第9.0节所述。
13.0电源管理
当ADCS7476/77/78在nor中连续运行时-mal模式，吞吐量可达1 MSPS。这个用户可以通过简单的每单位时间执行较少的转换，并将ADCS7476/77/78在变频器之间进入关机模式-西恩斯。这种方法在350 kSPS以上是不有利的吞吐量。最大功耗与吞吐量的关系图如下如下图12所示。计算耗电量-对于给定的吞吐量，请记住每次退出关机模式并进入正常模式，一个虚拟需要转换。一般来说，用户会把零件进入正常模式后，执行一个虚拟转换通过一个有效的转换，然后将零件放回关闭模式。完成后，时间的一小部分正常模式下的花费可以通过乘以吞吐量（每秒采样数）2微秒，所用时间执行一个虚拟和一个有效的转换。权力然后可以通过乘以正常模式功率在正常模式下花费的时间消费数字。当零件在里面时，能量就消散了关机模式可以忽略不计。
例如，要在V=5V时计算300 kSPS时的功耗，首先计算在正常模式下花费的时间分数：300000个样本/秒·2微秒=0.6，或60%。300 kSPS时的功耗为17.5 mW（V=5V时的最大功耗）的60%，或10.5兆瓦。
物理尺寸
