简介
电磁兼容性(EMC) 通常被定义为产品在其环境内发挥作用而不引入电磁干扰的能力。EMC 合规性是将产品推向市场的必要条件。简单地说，如果产品未通过目标市场的 EMC 合规性测试，则无法销售该产品。
世界各地的监管机构均对设备被允许产生的辐射和传导发射规定了限制。汽车和航空航天制造商甚至可能为其供应商设定了更为严格的标准。设计团队非常清楚确保其产品符合 EMC 规范的重要性，但许多团队并未尝试在设计期间执行 EMC 分析。
有一种看法认为，在 PCBLayout 期间进行 EMC 分析可能是项非常耗时的任务，不仅难以设置和正确配置，而且会产生难以解释的结果。从历史上看，基于设计的分析一直将焦点放在信号完整性(SI) 和电源完整性(Pi) 上，而 EMC“分析”则是放在完成制造并测试实际产品之后手动执行的。
人们经常忽视的一点是，在设计阶段添加自动 EMC 分析提供了避免在制造后出现 EMC 合规性故障的机会。HyperLynx® DRC 提供了易于使用的 EMC 分析功能，以及具有详细记录的规则检查，其中包括对每项原则的解释以及关于如何解决问题的建议。通过在制造前的 PCBLayout 期间的适当时间点添加自动 EMC 分析，可以减少进行重新设计的需要，从而影响产品的开发成本和整体上市时间。
电磁兼容性可能是个令人生畏和让人困惑的话题，特别对于新手工程师和设计人员以及那些不太精通该主题的人员更是如此。此外，有关电磁兼容性(EMC) 和电磁干扰(EMI) 之间的差异，也经常存在混淆。本文章的目的不在于提供有关 EMC 和 EMI 理论的深度教程，但快速回顾一下相关的定义还是非常适宜的。
如前所述，EMC 通常被定义为产品在其环境中发挥作用而不引入电磁干扰的能力。具体而言，产品必须：
■ 能够耐受规定程度的干扰
■ 不会产生超过规定数量的干扰
■ 能够保持自我兼容。
EMI 通常被定义为由于电磁感应或电磁辐射而对电路造成影响的干扰。
为进一步简化这两个定义：
EMC 是产品易受环境影响的程度，而 EMI 则是给环境带来的影响。
该主题非常复杂，致使人们认为，在 PCB Layout 期间很难执行和解释 EMC 分析。但实际上，进行设计内分析要比等待实际产品完成制造后再进行测试更加轻松和经济高效，因为在后一种情况下，修复问题需要投入的时间和成本要多得多。
有两项统计数据足以证明进行设计内测试的重要性。
1. 虽然 EMC 测试实验室未被要求提供平均 EMC 测试合格率，但一些研究表明，首次合格率仅约 50%。
2. EMC 合规性故障被认为是导致汽车行业重新设计的第二大常见原因。
鉴于 EMC 故障需要进行一次或多次重新设计，从而对产品开发成本和整体上市时间产生影响，在 PCBLayout（EMC 合规性设计）期间执行 EMC 分析是不可或缺的。
将 EMC 分析“左移”至 PCBLAYOUT 期间进行
在工程领域，术语“左移”通常用于描述将通常放在设计流程后期阶段执行的任务移动（或转移）到设计流程早期阶段的行为。一般而言，转移任务未必能够消除流程后期对该任务的需求；其目的在于降低依赖性和改善结果。
在本例中，基于制造后 EMC 测试结果执行的 EMC 分析将被转移，并且还会使用 HyperLynxDRC 在 PCB Layout 阶段的适当时间点执行。左移的目的是为工程师和设计人员提供机会，在整体设计流程的更早阶段执行相关任务，最终消除迭代并确保整体流程更加高效。从根本上说，在 PCBLayout 的各个阶段进行的每次分析，都能令整个设计流程得到改进。应用的转移程度越高，获得的好处越大。
考虑典型使用案例。传统上，工程师或设计人员会在 PCB 设计期间执行一些非常简单的手动 EMC 分析，随后依赖于制造后的 EMC 测试结果来确定是否需要进行更详细的分析。在这种设计后分析环境中检测到的任何 EMC 问题都必须回传到设计人员采取纠正措施。完成第一组更改以解决在测试期间发现的 EMC 问题后，必须制作新的设计并重新开始以上循环。
此外，人们还假设在测试期间发现的任何 EMC 问题的详细信息都是可以分析和传达的，以便设计团队能够解决这些问题。这一假设的有效性将会因 EMC 测试实验室和设计团队的专业知识水平而有所不同。
手动检查 EMC 问题不仅耗时，而且具有主观性，可能不准确且容易出错。通过使用 HyperLynx DRC 将 EMC 分析左移到自动化设计内流程后，确定和解决 EMC 问题的周期时间便不再受制于外部影响。该分析越接近工程师或设计人员，运行频率便越高，也就越容易在设计流程的更早期检测和纠正问题。
EMC 分析 _ 在早期经常运行
考虑到一项设计改进往往可以同时降低 EMC 排放和敏感性，在早期 PCB Layout 的适当阶段经常运行分析，可以获得显著的优势。许多设计团队投入大量的精力来控制潜在的 EMC/EMI 问题，而不是花时间使用分析方法来抑制它们。
如前所述，HyperLynxDRC 可通过对布局和布线执行各种 EMC 和 EMI 规则检查，来支持实现最佳 Layout 设计。为了最大限度减少不确定性并确保正确使用，HyperLynx DRC 的功能具有以下特点：
■ 详细记录每条规则
■ 解释每条规则的原则
■ 提供包含图表的示例，详细说明需要的任何设置
■ 提供有关如何纠正问题的建议。
HyperLynx DRC 提供的许多 EMC 检查都会查找不容易仿真的项目，例如跨越平面分割的走线、参考平面更改、屏蔽和过孔等。在 EMC/EMI 分析期间可以检查的一些其他问题示例包括：
■ 残留分支长度
■ 滤波器件布局
■ 分割平面上的 IC
■ I/O 耦合
■ 铜皮孤岛
■ 靠近平面边缘的网络
■ 基准电压错误的走线。
对于以上每个示例，用户无需深入了解 EMC/EMI 规则便可运行自动分析。HyperLynx DRC 具有极强的自定义功能，用户不仅可以使用其众多的内置检查，还可以编写自定义设计规则检查。
表 1 是应该在 PCB Layout 的不同阶段使用 EMC 分析来检查的项目示例。
请注意，某些情况下，需要在 PCB Layout 的多个阶段检查同一项目。但这并不意味着将同一参数检查两次，而是随着设计的进展，可能需要重复进行分析。例如，考虑网络的最大过孔数。完成关键网络布线后的分析结果，在设计周期后期添加电源和接地平面以及非关键网络之后可能会发生变化。
HyperLynxDRC 提供的 EMC 分析结果非常准确，可以实现从结果到 Layout 的交互显示，并提供关于如何纠正问题的建议。基本规则很少需要任何设置，但更高级的规则确实需要一些设置。因此，更好的结果在一定程度上取决于设计团队的 EMC 专业知识。
总结
对于大多数工程师和设计人员来说，最大的成就莫过于在首次制造期间便生产出能够以全速可靠工作，并且噪声足够低，无需使用昂贵的屏蔽和滤波便能通过 EMC 合规性测试的产品。实现电磁兼容性是个重要的设计里程碑。HyperLynx DRC 将 EMC 分析左移并嵌入到 PCB 设计工具中，大幅降低了完成制造后出现 EMC 合规性故障的可能性。
正如本文所讨论的，添加自动 EMC 分析不应该是个孤立事件，而应该是在 PCB Layout 的适当阶段发生的一系列事件，从而帮助指导工程师和设计人员获得具有更好的 EMC 性能的物理实现。在工程师与分析之间建立这种直接关系，意味着可以在 PCBLayout 流程的每个阶段应用支持 EMC 合规性的关键设计决策。
在 PCBLayout 流程中应用的每次 EMC 分析左移，都能实现效率提升。任何左移计划的最终目的都是让设计系统能够使用 EMC 规则支持设计即正确的方法，以消除代价高昂的设计后迭代。
总之，通过使用 HyperLynxDRC 将自动 EMC 分析添加到 PCBLayout，工程师和 PCB 设计人员将能够：
■ 设计具有正确 EMC 性能的物理实现
■ 减少对制造后 EMC 分析的依赖
■ 提高在首次制造期间通过 EMC 合规性测试的可能性
■ 自动执行主观、耗时而且可能容易出错的手动过程
■ 减少或消除设计周期后期的返工。
当然，以上优势还只是初期可以实现的优势。与任何新技术一样，转型将会分阶段进行。最初，设计团队可能只关注一些精选的最关键、最容易出错和导致误解的基本规则。随着设计团队逐渐熟悉 HyperLynxDRCEMC 规则检查，他们肯定也会努力强化其流程，从而提高相关产品的时效性、准确性和质量。
目的是持续改进流程。最后，将自动 EMC 分析添加到 PCB Layout 对于产品开发团队和制造团队来说都是一个胜利，它能提高质量，降低成本并缩短产品上市时间。
