AD5663R点击型号即可查看芯片规格书
174点击型号即可查看芯片规格书
特征
低功耗，最小管脚兼容，双nanoDAC；AD5663R：16位；AD5643R：14位；AD5623R：12位；用户可选择外部或内部参考；外部引用默认值；片上1.25 V/2.5 V，5 ppm/℃基准；10导MSOP和3 mm×3 mm LFCSP；2.7 V至5.5 V电源；通过设计上电重置为零标度保证单调性；每通道断电；串行接口高达50 MHz；硬件LDAC和CLR功能。
应用
过程控制；数据采集系统；便携式电池供电仪器；数字增益和偏移调整；可编程电压电流源；可编程衰减器。
一般说明
AD5623R/AD5643R/AD5663R，nanoDAC174;的系列是低功耗、双12位、14位和16位缓冲电压输出数模转换器（DAC），可从单个2.7 V到5.5 V电源工作，设计上保证单调。
AD5623R/AD5643R/AD5663R具有片上参考。
AD5623R-3/AD5643R-3/AD5663R-3的电压为1.25伏，5ppm/℃基准电压，满标度输出2.5V；AD5623R-5/AD5643R-5/AD5663R-5基准电压为2.5V，5ppm/℃，满标度输出5V。芯片基准电压在通电时关闭，允许使用外部基准电压；所有设备可从单个2.7V至5.5V电源操作。通过写入DAC来打开内部引用。
这些部件包括一个上电复位电路，确保DAC输出功率高达0v，并保持在那里，直到有效的写入发生。该部分包含一个掉电功能，在5V时将设备的电流消耗降低到480Na，并在掉电模式下提供软件可选择的输出负载。
该部件在正常运行时的低功耗使其非常适合便携式电池驱动设备。
AD5623R/AD5643R/AD5663R使用一个通用的3线串行接口，其工作时钟频率高达50 MHz，并且它们与标准的SPI、QSPI、MICROWIRE和DSP接口标准兼容。片上精密输出放大器实现了轨对轨输出摆幅。
产品亮点
1、双12位、14位和16位DAC。
2、片上1.25 V/2.5 V，5 ppm/℃基准。
3、可提供10引线MSOP和10引线，3 mm×3 mm LFCSP。
4、低功率；通常在3V时消耗0.6mW，5伏时为1.25兆瓦。
5、4.5μs的最大稳定时间为AD5623 R。
术语
相对精度或积分非线性（INL）对于DAC，相对精度或积分非线性是在LSBs中通过DAC传递函数的端点的直线测量最大偏差。典型的INL与代码图。
微分非线性（DNL）
差分非线性（DNL）是任意两个相邻码的测量变化与理想1lsb变化之间的差分。指定的微分非线性±1 LSB最大值保证了单调性。设计上保证了该DAC的单调性。典型的DNL与代码图。
零刻度误差
零标度误差是将零代码（0x0000）加载到DAC寄存器时输出误差的测量。理想情况下，输出应为0 V。由于DAC的输出不能低于0 V，因此在AD5623R/AD5643R/AD5663R中零刻度误差始终为正。这是由于DAC和输出放大器中的偏移误差的组合造成的。零标度误差用毫伏表示。零标度误差与温度的关系图。
满标度误差
满标度误差是满标度代码（0xFFFF）加载到DAC寄存器时输出误差的测量。理想情况下，输出应为V-1 LSB。满标度误差以满标度范围的百分比表示。满标度误差与温度的关系图。
增益误差
增益误差是DAC跨距误差的一种度量。它是DAC传输特性与理想值的斜率偏差，表示为满标度范围的百分比。
零标度误差漂移
零标度误差漂移是测量零标度误差随温度的变化。它以微伏/摄氏度（μV/摄氏度）表示。
增益温度系数
增益温度系数是测量增益误差随温度变化的一种方法。以（满量程的ppm）/℃表示。
偏移误差
偏移误差是测量传递函数线性区域中以mV表示的V（实际）和V（理想）之间的差。在AD5623R/AD5643R/AD5663R上测量偏移误差，并在DAC寄存器中加载代码512。它可以是消极的，也可以是积极的。
直流电源抑制比（PSRR）PSRR指示DAC的输出如何受电源电压变化的影响。PSRR是DAC满标度输出的VOUT变化与VDD变化的比率。单位为分贝。VREF保持在2v，VDD变化±10%。
输出电压稳定时间
输出电压稳定时间是指在1/4到3/4满标度输入变化时，DAC输出稳定到指定水平所需的时间，从SCLK的第24个下降沿开始测量。
数模故障脉冲
当DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲。它通常被指定为以nV sec为单位的故障区域，并在主进位转换（0x7FFF到0x8000）时数字输入码被1lsb改变时测量。
数字馈通
当DAC输出没有更新时，测量从DAC的数字输入、数字馈通注入DAC的模拟输出的脉冲。它以nV-sec为单位，通过数据总线上的满标度代码更改来测量，即从0到1，反之亦然。
参考馈通
参考馈通是指当DAC输出时，DAC输出处的信号振幅与参考输入的比值没有更新（即LDAC高）。它以分贝（分贝）表示。
噪声谱密度
噪声谱密度是对内部产生的随机噪声的测量。随机噪声的特征是频谱密度（nV/√Hz）。它是通过将DAC加载到中刻度并在输出端测量噪声来测量的。噪声谱密度图。
直流串扰
直流串扰是一个DAC的输出电平随另一个DAC的输出的变化而发生的直流变化。它是通过一个DAC（或软电源关闭和通电）的满标度输出变化来测量的，同时监视另一个保持在中标度的DAC。以微伏（μV）表示。
由负载电流变化引起的直流串扰是一种测量一个DAC上负载电流的变化对另一个保持在中刻度的DAC的影响的方法。它以微伏/毫安（μV/mA）表示。
数字串扰
数字串扰是响应于另一DAC的输入寄存器中的满标度代码变化（全0到全1，反之亦然）而传输到一个DAC的中标度输出的故障脉冲。它是在独立模式下测量的，以纳伏秒（nV秒）表示。
模拟串扰
模拟串扰是由于另一个DAC的输出改变而转移到一个DAC的输出的故障脉冲。它是通过在保持LDAC高的同时加载一个输入寄存器并进行满标度代码更改（从0到1，反之亦然）来测量的。然后脉冲低LDAC，并监测其数字代码没有改变的DAC的输出。故障区域以纳伏秒（nV秒）表示。
DAC到DAC串扰
DAC-to-DAC串扰是由于一个DAC的数字代码改变和另一个DAC的随后输出改变而转移到该DAC的输出的故障脉冲。这包括数字和模拟串扰。它是通过在LDAC低的情况下加载一个具有全范围代码更改的DAC（从0到1，反之亦然）并监视另一个DAC的输出来测量的。故障的能量以纳伏秒（nV秒）表示。
倍增带宽
DAC内的放大器具有有限的带宽。倍增带宽就是一个衡量标准。输出中会出现参考上的正弦波（将满标度代码加载到DAC）。倍频带宽是输出振幅降到低于输入3db的频率。
总谐波失真（THD）
总谐波失真是理想正弦波与使用DAC的衰减正弦波之间的差异。正弦波用作DAC的参考，THD是DAC输出谐波的测量。它以分贝（分贝）为单位。
操作理论
数模转换部分
AD5623R/AD5643R/AD5663R DAC采用CMOS工艺制作。该结构由一个字符串DAC和一个输出缓冲放大器组成。图49显示了DAC架构的框图。
因为DAC的输入编码是直接二进制的，所以使用外部参考时的理想输出电压由：
使用内部基准时的理想输出电压由：
其中：D是加载到DAC寄存器：AD5623R的0到4095（12位）AD5643R的0到16383（14位）AD5663R的0到65535（16位）N是DAC分辨率。
电阻串
电阻串部分如图50所示。它只是一个电阻串，每个电阻值都是R。加载到DAC寄存器的代码决定了串上哪个节点的电压被抽头进入输出放大器。通过关闭一个开关将串连接到放大器来切断电压。因为它是一串电阻，所以保证单调性。
输出放大器
输出缓冲放大器可在其输出端产生轨对轨电压，输出范围为0v～V，可驱动2kΩ的负载，并与1000pf并联至GND。输出放大器的源和汇能力如图31所示。转换速率为1.8v/μs，1/4到3/4的满量程稳定时间为10μs。
内部参考
AD5623R/AD5643R/AD5663R片上参考在通电时关闭，并通过写入控制寄存器启用。有关详细信息，请参阅内部参考设置部分。
AD5623R-3/AD5643R-3/AD5663R-3的电压为1.25V，5 ppm/℃基准，提供2.5 V的满标度输出AD5623R-5/AD5643R-5/AD5663R-5具有2.5V、5ppm/℃的参考电压，提供5V的满标度输出。与每个部件相关的内部参考电压可从V引脚获得。如果引用输出用于驱动外部负载，则需要缓冲区。当使用内部基准时，建议在基准输出和GND之间放置一个100 nF的电容器，以保持基准稳定性。
外部参照
AD5623R-3/AD5643R-3/AD5663R-3和AD5623R-5/AD5643R-5/AD5663R-5上的V引脚允许在应用程序需要时使用外部引用。片上参考在通电时关闭，这是默认条件。AD5623R-3/AD5643R-3/AD5663R-3和AD5623R-5/AD5643R-5/AD5663R-5可以从单个2.7 V到5.5 V电源操作。
串行接口
AD5623R/AD5643R/AD5663R具有3线串行接口（SYNC、SCLK和DIN）与SPI、QSPI和MICROWIRE接口标准，以及大多数DSP。典型写入序列的时序图见图2。
写入序列开始时将同步线调低。数据从数据线进入24位移位寄存器SCLK下降沿。串行时钟频率可以高作为50兆赫，使AD5623R/AD5643R/AD5663R兼容有高速数字信号处理器。在第24个下降的时钟边缘，最后一个数据位被计时并执行编程功能，例如，DAC寄存器内容的更改和/或更改在操作模式下。
在这个阶段，同步线可以保持在低位或高位。无论哪种情况，都必须将其调高至少15 ns在下一个写入序列之前，使同步的下降沿可以启动下一个写入序列。因为当VIN=2v时，同步缓冲区会吸收更多的电流当车辆识别号=0.8V时，同步应在为更低的功耗操作编写序列。如前所述然而，在这之前，它必须再次升高下一个写入序列。
输入移位寄存器
输入移位寄存器的宽度为24位（见图52）。第一次两位都不在乎。接下来的三个是命令位C2到命令位C0（见表8），然后是3位DAC地址A2到DAC地址A0（见表9），最后是16位、14位和12位数据字。数据字包括16位、14位和12位输入码，后面跟着0，2，或4位，这对AD5663R来说无关紧要，分别为AD5643R和AD5623R（见图51，图52，图53）。数据位被传送到DAC寄存器在SCLK的第24个下降沿。
同步中断
在正常的写入序列中，同步线在SCLK至少有24个下降沿，DAC在第24下降沿。但是，如果在第24个下降沿，作为写入序列的中断。移位寄存器被重置，写入序列被视为无效。既不更新DAC寄存器内容，也不更新操作模式发生变化（见图54）。
上电复位
AD5623R/AD5643R/AD5663R包含上电复位电路，在上电期间控制输出电压。AD5623R/AD5643R/AD5663R DAC的输出功率高达0V，并且在对DAC进行有效的写入序列之前，输出保持在那里。这在应用程序中很有用，在DAC通电过程中，了解其输出状态非常重要。LDAC上的任何事件或上电重置期间的CLR被忽略。
软件重置
AD5623R/AD5643R/AD5663R包含软件重置功能。命令101保留用于软件复位功能（见表8）。软件复位命令包含两种复位模式，可通过在控制寄存器中设置位DB0进行软件编程。表10显示了位的状态如何对应于设备的操作模式。表12显示了软件重置操作模式期间输入移位寄存器的内容。
在完全软件重置（Db0＝1）之后，必须有一个短时间延迟，大约5秒，以允许重置完成。在复位过程中，可以在CLR线上观察到低脉冲。如果下一个SPI事务在CLR行返回high之前开始，该SPI事务被忽略。
断电模式
AD5623R/AD5643R/AD5663R包含四种独立的操作模式。命令100是为断电功能保留的（见表8）。这些模式可通过在控制寄存器中设置位DB5和位DB4进行软件编程。表11显示了位的状态如何对应于设备的操作模式。通过将相应的两位（位DB1和位DB0）设置为1，可以将任何或所有DAC（DAC B和DAC A）断电至所选模式。
通过执行相同的命令100，可以通过将位DB5和位DB4设置为正常操作模式来启动dac的任何组合。
同样，要选择要通电的DAC通道组合，请将相应的位（位DB1和位DB0）设置为1。断电/加电操作期间输入移位寄存器的内容见表13。当LDAC较低时，DAC输出功率达到输入寄存器中的值。如果LDAC为高，DAC输出将通电至断电前DAC寄存器中保持的值。
当位DB1和位DB2都设置为0时，该部件正常工作，其正常功耗为250微安（5伏）。但是，对于三种断电模式，电源电流在5伏时降至480毫安（3伏时为200毫安）。不仅电源电流下降，而且输出级也从放大器的输出内部切换到已知值的电阻网络。这样的优点是，当部件处于断电模式时，部件的输出阻抗是已知的。输出可以通过1 kΩ或100 kΩ电阻在内部连接到接地，也可以左开路（三种状态）（见图55）。
当电源关闭模式被激活时，偏置发生器、输出放大器、电阻串和其他相关的线性电路被关闭。但是，在断电时，DAC寄存器的内容不受影响。退出电源的时间通常为4 Vs，对于VDD＝5 V和VDD＝3 V。
LDAC功能
AD5623R/AD5643R/AD5663R DAC具有双缓冲接口，由两组寄存器组成：输入寄存器和DAC寄存器。输入寄存器直接连接到输入移位寄存器，数字代码在完成有效的写入序列时传输到相关的输入寄存器。DAC寄存器包含电阻串使用的数字代码。对DAC寄存器的访问由LDAC引脚控制。
当LDAC引脚高时，DAC寄存器被锁定，并且输入寄存器可以在不影响DAC寄存器内容的情况下改变状态。然而，当LDAC降低时，DAC寄存器变得透明，输入寄存器的内容被传送给它们。如果用户需要同时更新所有DAC输出，则双缓冲接口非常有用。用户可以单独写入一个输入寄存器，然后，当写入另一个DAC输入寄存器时，通过降低LDAC，所有输出将同时更新。
这些部分都包含一个额外的特性，即除非自上次LDAC降低以来输入寄存器已被更新，否则DAC寄存器不会更新。通常，当LDAC降低时，DAC寄存器被输入寄存器的内容填满。在AD5623R/AD5643R/AD5663R的情况下，仅当自上次更新DAC寄存器以来输入寄存器已改变时，DAC寄存器才更新，从而消除不必要的数字串扰。
所有dac的输出可以同时更新，使用硬件LDAC引脚。
同步LDAC在第24次SCLK脉冲下降沿。如图2所示，LDAC可以是永久性低或脉冲。
异步LDAC
输出不会在写入输入寄存器的同时更新。当LDAC变低时，DAC寄存器将用输入寄存器的内容进行更新。
LDAC寄存器为用户提供了完全的灵活性和对硬件LDAC引脚的控制。该寄存器允许用户选择在执行硬件LDAC pin时同时更新的信道组合。将DAC通道的LDAC位寄存器设置为0意味着该通道的更新由LDAC管脚控制。如果该位设置为1，则该通道同步更新；即，无论LDAC管脚的状态如何，DAC寄存器在新数据读入后更新。它有效地将LDAC引脚拉低。
LDAC寄存器工作模式见表15。在用户希望同时更新选择信道的同时，其余信道同步更新的应用中，这种灵活性是有用的。
使用命令110写入DAC加载2位LDAC寄存器[DB1:DB0]。每个通道的默认值为0；即，LDAC引脚工作正常。将位设置为1表示无论LDAC管脚的状态如何，DAC寄存器都会更新。在LDAC寄存器设置命令期间，输入移位寄存器。
内部参考设置
默认情况下，片上参考在通电时关闭。通过在控制寄存器中设置软件可编程位DB0，可以打开或关闭该参考。表16显示了位的状态如何对应于操作模式。
微处理器接口
AD5623R/AD5643R/AD5663R t型o Blackfin®微处理器接口
图56显示了AD5623R之间的串行接口/AD5643R/AD5663R和一个黑鳍微处理器，如ADSP-BF531。ADSP-BF531包含两个用于串行和多处理器通信的双通道同步串行端口SPORT1和SPORT0。使用SPORT0连接到AD5623R/AD5643R/AD5663R，接口设置如下：DT0PRI驱动AD5623R/AD5643R/AD5663R的DIN管脚，而TSCLK0驱动零件的SCLK。同步是由TFS0驱动的。
AD5623R/AD5643R/AD5663R至68HC11/68L11接口
图57显示了AD5623R/AD5643R/AD5663R和68HC11/68L11微控制器之间的串行接口。
68HC11/68L11的SCK驱动AD5623R/AD5643R/AD5663R的SCLK，MOSI输出驱动DAC的串行数据线。
同步信号来自端口线（PC7）。该接口正确运行的设置条件如下：68HC11/68L11配置为CPOL位为0，CPHA位为1。当数据被传送到DAC时，同步线被取低（PC7）。当68HC11/68L11如上所述配置时，出现在MOSI输出上的数据在SCK的下降沿上是有效的。68HC11/68L11的串行数据以8位字节传输，在传输周期中仅出现8个下降的时钟边缘。
首先传输数据MSB。为了将数据加载到AD5623R/AD5643R/AD5663R，在传输前8位之后，PC7保持低位，并且对DAC执行第二串行写入操作。在本程序结束时，PC7被设为高值。
AD5623R/AD5643R/AD5663R t型o 80C51/80L51接口
图58显示了AD5623R/AD5643R/AD5663R和80C51/80L51微控制器之间的串行接口。接口设置如下：80C51/80L51的TxD驱动AD5623R/AD5643R/AD5663R和RxD的SCLK，驱动零件的串行数据线。同步信号再次来自端口上的位可编程管脚。在这种情况下，使用端口线P3.3。当数据要传输到AD5623R/AD5643R/AD5663R，P3.3取低。80C51/80L51仅以8位字节发送数据；因此，在发送周期中仅出现8个下降的时钟边缘。为了将数据加载到DAC，P3.3在前8位被发送后保持低电平，并且启动第二个写入周期来发送数据的第二字节。P3.3在本循环完成后升高。
80C51/80L51以首先具有LSB的格式输出串行数据。AD5623R/AD5643R/AD5663R必须先接收带有MSB的数据。80C51/80L51传输例程应考虑到这一点。
AD5623R/AD5643R/AD5663R t型o微线接口
图59显示了AD5623R/AD5643R/AD5663R与任何微线兼容设备之间的接口。串行数据在串行时钟的下降沿移出，并在SK的上升沿上进入AD5623R/AD5643R/AD5663R。
应用程序信息
使用参考作为电源
由于AD5623R/AD5643R/AD5663R所需的电源电流极低，另一种选择是使用电压基准向零件提供所需的电压（见图60）。如果电源噪声很大，或者系统电源电压不是5 V或3 V，例如15 V，则这一点尤其有用。电压基准输出AD5623R/AD5643R/AD5663R的稳定电源电压。如果使用低损耗REF195，则必须向AD5623R/AD5643R/AD5663R提供500μa的电流加载DAC的输出。当DAC输出被加载时，REF195也需要向负载提供电流。所需的总电流（DAC输出上有5 kΩ负载）为：
REF195的负载调节通常为2ppm/mA，这会导致从其引出的1.5ma电流出现3ppm（15μV）的误差。这对应于16位AD5663R的0.196 LSB错误。
使用AD5663R的双极操作
AD5663R设计用于单电源操作，但也可以使用图61中的电路实现双极输出范围。该电路的输出电压范围为±5 V。使用AD820或OP295作为输出放大器，可以实现放大器输出时的轨对轨操作。
任何输入代码的输出电压可以计算如下：
其中D表示十进制的输入代码（0到65535）。当V=5 V，R1=R2=10 kΩ时，
这是一个±5 V的输出电压范围，0x0000对应于-5 V输出，0xFFFF对应于+5 V输出。
使用带有电隔离接口的AD5663R
在工业环境中的过程控制应用中，通常需要使用电隔离接口来保护和隔离控制电路，使其免受DAC工作区域内可能出现的任何危险共模电压的影响。iCoupler®提供超过2.5千伏的隔离。AD5663R使用3线串行逻辑接口，因此ADuM1300 3通道数字隔离器提供所需的隔离（见图62）。该部分的电源也需要隔离，这是通过使用变压器来完成的。在变压器的DAC侧，5 V稳压器提供AD5663R所需的5 V电源。
电源旁路及接地
当准确度在电路中很重要时，仔细考虑电路板上的电源和接地回路布局是有帮助的。包含AD5663R的印刷电路板应具有单独的模拟和数字部分，每个部分都有自己的电路板区域。
如果AD5663R位于其他设备需要AGND到DGND连接的系统中，则应仅在一个点进行连接。该接地点应尽可能靠近AD5663R。
应使用10μF和0.1μF电容器绕过AD5663R的电源。电容器应尽可能靠近设备，理想情况下，0.1μF电容器应紧靠设备。10μF电容器为钽珠型。重要的是，0.1μF电容器必须具有低有效串联电阻（ESR）和有效串联电感（ESI），例如，在常见的陶瓷类型电容器中可以发现。
该0.1μF电容器为由于内部逻辑开关引起的瞬态电流引起的高频提供了一个低阻抗接地路径。
电源线本身应具有尽可能大的轨迹，以提供低阻抗路径并减少对电源线的故障影响。时钟和其他快速开关数字信号应通过数字接地与电路板的其他部分屏蔽。尽可能避免数字和模拟信号交叉。当轨迹在板的相对侧交叉时，确保它们彼此成直角运行，以减少通过板的馈通效应。最佳的电路板布局技术是微带技术，其中电路板的组件侧仅用于接地平面，而信号迹线放置在焊料侧。然而，这并不总是可能与2层板。
外形尺寸
