125点击型号即可查看芯片规格书
350点击型号即可查看芯片规格书
2250点击型号即可查看芯片规格书
AD8012点击型号即可查看芯片规格书
4000点击型号即可查看芯片规格书
6000点击型号即可查看芯片规格书
特征
低功率；1.7毫安/放大器电源电流；完全指定用于5 V和+5 V电源；高输出电流，125毫安；高速；350兆赫，-3分贝带宽（G=+1）；150兆赫，-3分贝带宽（G=+2）；2250 V/s转换率；20 ns沉淀时间至0.1%；低失真；–72 dBc最差谐波@500 kHz，RL=100；–66 dBc最差谐波@5 MHz，RL=1 k；良好的视频规格（RL=1k，G=+2）；0.02%差分增益误差；0.06差分相位误差；增益平坦度0.1分贝至40兆赫；60 ns超速恢复低偏移电压，1.5 mV；低电压噪声，2.5 nV/Hz√；提供8导SOIC和8导MSOP。
应用
XDSL、HDSL线路驱动程序；ADC缓冲区；专业摄像机；CCD成像系统；超声波设备；数码相机。
产品描述
AD8012是一个双低功耗电流反馈放大器，能够提供350兆赫带宽，而每个放大器仅使用1.7毫安。它适用于高频、宽动态范围系统，其中低失真和高速是必不可少的，低功率是关键。
AD8012仅提供1.7毫安的电源电流，还提供特殊的交流规格，如20纳秒的稳定时间和2250伏/微秒的转换速率。视频规格是0.02%差分增益和0.06度差分相位，非常适合这样一个低功率放大器。此外，AD8012具有1.5 mV的低偏移。
AD8012非常适合任何需要低功耗高性能的应用。
该产品有标准的8-铅SOIC或MSOP封装，工作温度范围为-40°C至+85°C。
AD8012最大功耗
可由AD8012安全耗散的最大功率受限于结温的相关上升。塑料封装器件的最大安全结温由塑料的玻璃化转变温度决定，约为150°C。暂时超过该极限可能导致由于封装施加在模具上的应力的变化而导致参数性能的变化。长时间超过+175°C的结温会导致设备故障。
AD8012的输出级是为最大负载电流能力而设计的。因此，将输出短路到公共端可能导致AD8012源或汇500毫安。为了保证正确的运行，有必要观察最大功率降额曲线。将输出直接连接到任何一个电源轨都可能损坏设备。
测试电路
电源电压. . . . . . . . . . . . . .12.6 V
内部功耗2
SOIC封装（R）. . . . . . . .0.8 W
MSOP包（RM）. . . . . . . . . 0.6 W
输入电压（共模）. . . . . . . . ±VS
差分输入电压. . . . . . . . . . . ±2.5 V
输出短路持续时间. . . . . . . . .观察功率降额曲线
储存温度范围RM，R. . . . .–65°C至+125°C
工作温度范围（A级）.. . . –40°C至+85°C
铅的温度范围（焊接10秒）。. . . . . . 300°C
注意安全
注：1、以上的绝对最大额定值所列的压力可能对设备造成永久性损坏。这仅是一个应力额定值；设备在本规范操作章节所述条件或以上任何其他条件下的功能操作并不意味着。长时间暴露于绝对最大额定值条件可能影响器件可靠性。
2、规范适用于在+25°C的自由空气中的装置。
8-铅SOIC封装：JA=155°C/W
8铅MSOP包装：JA=200°C/W
静电放电敏感装置。高达4000伏的静电电荷很容易积聚在人体和测试设备上，可以在没有检测的情况下放电。尽管AD8012具有专有的ESD保护电路，但受到高能静电放电的设备可能会出现永久性损坏。因此，建议采取适当的ESD预防措施，以避免性能下降或功能丧失。
操作理论
AD8012是一个双高速CF放大器，可获得新的带宽（BW）、功率、失真和信号摆动能力。其广泛的动态性能（包括噪音）是一个新的互补高速双极工艺和一个新的独特的建筑设计的结果。与传统的单级互补镜结构（有时称为纳尔逊放大器）相比，AD8012采用双增益级互补设计方法。虽然之前已经尝试过双级，但由于采用折叠叶栅设计，它们通常消耗高功率，类似于AD9617。这种设计允许静止或静止电流增加到高信号或转换电流感应级。在时域中，大信号输出上升/下降时间和转换速率通常分别由放大器的小信号BW和输入信号阶跃幅度控制，而不是增益级的直流静态电流（输入电平移位二极管Q1/Q2除外）。与一级相比，使用两级还允许在相同功率下获得更高的总增益带宽积（GBWP），从而降低信号失真并能够驱动更重的外部负载。此外，第二增益级还隔离（分割）A3的输入反射负载驱动和产生的非线性，从而导致相对较低的失真和较高的开环增益。
总的来说，当需要高外部负载驱动和低交流失真时，像AD8012这样的双增益级集成放大器将提供比传统的单级互补器件更低的功率。此外，由于AD8012是CF放大器，与VF运放相比，闭环BW变化与外部增益变化（变化的RN）将低得多，其中BW与增益成反比。该放大器的另一个关键特性是它能够在单个5V电源上运行，部分原因是它具有宽共模输入和输出电压范围的能力。对于5V电源操作，该设备消耗一半的静态功率（相对于10V电源），其交流和直流性能特性几乎没有下降。参见数据表比较。
直流增益特性
增益级A1/A1B和A2/A2B组合提供负的前馈电阻增益，如图4所示。A3级是一个单位增益缓冲器，为A2提供外部负载隔离。每一阶段都采用对称互补设计（A3也是互补的，虽然没有明确显示）。这样做是为了减少二阶信号失真和总的静态功率，如前所述。在准直流到低频区域，闭环增益关系可以近似为：
这些基本关系是所有传统运算放大器的共同点。
HDSL应用线驱动
高比特率数字用户线（HDSL）作为一种通过传统电话双绞线在中等距离上以高达1.544mbps或2.048mbps的速率提供全双工数据通信的手段正变得越来越流行。传统的T1（欧洲的E1）需要每3000英尺到6000英尺的中继器来增强信号强度，并允许在12000英尺的距离内传输。为了在这个距离上实现无重复传输，HDSL调制解调器需要13.5dbm的传输功率电平（假设线路阻抗为135Ω）。
HDSL使用两个二进制/一个四进制行代码（2B1Q）。图5显示了一个2B1Q波形示例。数字比特流被分成两组。四个模拟电压（称为四进制符号）用于表示两个位的四种可能组合。这些符号被指定为任意名称+3、+1、-1和-3。相应的电压电平由DAC产生，DAC通常是模拟前端电路（AFEC）的一部分。在应用到线路之前，DAC输出经过低通滤波，并获得如图5所示的正弦形式。最后，将滤波后的信号应用于线路驱动器。对应于四进制符号+3、+1、-1和-3的线电压分别为2.64 V、0.88 V、-0.88 V和-2.64 V。这使得峰间线电压为5.28 V。
图6中的HDSL线路驱动程序显示了经典差分线路驱动程序的许多元素。一个6伏的峰-峰差分信号被应用到输入端。放大器的差分增益（1+2rf/RG）设置为+2，因此产生的差分输出信号为12v p。
与电话应用中的正常情况一样，变压器通过电流将差动放大器与线路隔离。在这种情况下，使用1:1的匝数比。为了正确终止线路，必须将放大器的输出阻抗设置为等于被驱动线路的阻抗（在这种情况下为135Ω）。因为变压器的匝数比为1:1，所以从线路反射的阻抗等于135Ω的线路阻抗（RREFL=RLINE/turns Ratio2）。因此，两个66.5欧电阻器正确终止了线路。
反向终止的直接效果是，来自放大器的信号在应用到线路之前减半这使放大器必须提供的功率加倍。然而，后端电阻也起着重要的第二个作用。
像HDSL这样的全双工数据传输系统同时向两个方向传输数据。因此，线路上的信号和穿过后端电阻器的信号是发送和接收信号的组合。终端电阻用于切断该信号并将其馈送至接收电路。因为接收电路“知道”所发送的是什么，所以可以从数字化的复合信号中减去所发送的数据以揭示所接收的数据。
与单端驱动器相比，使用差分信号驱动线路具有许多优点。因为这两个输出总是相对地相差180度，所以差分信号输出是两个运算放大器输出幅度的两倍。因此，即使电源为±5v，差分放大器也可以具有16v的峰间摆动（每个运放可以摆动到±4v）。
此外，两个单端输出的偶数阶谐波（第二、第四、第六等）往往彼此抵消，因此，与单端情况相比，即使信号振幅加倍，总谐波失真（所有谐波的二次和）也减小。这在二次谐波的情况下尤其有利。因为它非常接近基本原理，所以滤波变得困难。在该应用中，THD由三次谐波控制，其比载波低65db（即，无杂散动态范围=–65dbc）。
差分线路驱动也有助于在存在电磁干扰（EMI）的情况下保持发送信号的完整性。电磁干扰倾向于在正负信号线上均匀地感应自己。因此，具有良好共模抑制的接收机将在抑制感应（共模）EMI的同时放大原始信号。
为变压器选择合适的匝数比在前面的例子中增加放大器的峰-峰输出信号，并且增加变压器的匝数比的变化，可以对电路产生进一步的增强。在发生削波之前，AD8012的输出信号摆幅可以增加到大约±3.9V。这将差分放大器的峰峰值输出增加到15.6 V。因为施加到一次绕组的信号现在更大，变压器匝数比1:1可以替换为（从放大器到线路）约1.3:1的（降压）匝数比。这将7.8 V的峰间一次电压降低到6 V。这与前面的例子中的二次电压相同，因此传输到线路的功率相同。
然而，相对于发射信号而言较小的接收信号将被放大1.3倍。以这种方式放大接收信号可提高其信噪比，并且当接收信号与待发送信号相比较小时有用。
135Ω线反射的阻抗现在变为228Ω（1.32 135Ω）。如果线路端接正确，则放大器现在必须驱动456Ω（114Ω+114Ω+228Ω）的总负载，远远高于原来的270Ω负载。这将使运算放大器的驱动电流降低约40%。
然而，更重要的是降低了动态功耗，也就是说，放大器必须消耗的功率才能提供负载功率。增大输出信号，使其尽可能靠近电源轨，从而使放大器中消耗的功率最小化。
然而，就信号失真增加而言，需要付出代价。将每个运放的输出信号从最初的±3 V增加到±3.9 V，将无杂散动态范围（SFDR）从-65 dB减少到-50 dB（在500 kHz下测量），即使总负载阻抗从270Ω增加到456Ω。
布局注意事项
AD8012的指定高速性能要求仔细注意电路板布局和元件选择。表1显示了AD8012的推荐组件值，图8-13显示了8引线SOIC和MSOP封装的正增益的推荐布局。正确的射频设计技术和低寄生成分的选择是强制性的。
印刷电路板应具有一个接地平面，覆盖电路板组件侧的所有未使用部分，以提供低阻抗接地路径。接地平面应远离输入引脚附近的区域，以减少杂散电容。
芯片电容器应用于电源旁路（见图7）。一端应连接到接地平面，另一端应在每个电源插脚的1/8英寸范围内。另外一个（4.7μF至10μF）钽电解电容器应并联连接。
反馈电阻应靠近反向输入引脚，以便将该节点的杂散电容保持在最小值。当在低的非反转增益下工作时，在逆变输入端大于1.5pf的电容将显著影响高速性能。
长信号道（大于1英寸）应采用带状线设计技术。它们的设计应具有适当的系统特性阻抗，并在每端适当端接。
