1024点击型号即可查看芯片规格书
特征
内置采样和保持；单+5V电源；1、2或4输入多路复用器选项；无需外部时钟；快速转换的速度调节销（ADC10462和ADC10464）。
主要规格
转换到10位的时间，典型值为600纳秒；采样率800 kHz；低功耗235MW（最大）；总谐波失真（50 kHz）–60 dB（最大值）；无超温漏码。
应用
数字信号处理器前端；仪表；磁盘驱动器；移动通信。
一般说明
使用创新的、专利的多步*转换技术，10位ADC10461、ADC10462和ADC10464提供亚微秒级的CMOS模数转换器转换时间仍然耗散最大的只有235兆瓦。ADC10461、ADC10462和ADC10464执行两个低分辨率“闪光”中的10位转换，因此无需成本、功耗和与真正的flash方法相关的其他问题。动态性能（THD，S/N）得到保证。这个ADC10461的引脚与ADC1061兼容，但是更快，从而为ADC1061。
ADC10461、ADC10462和ADC10464通过内部采样进行采样和保持电路。从直流到200千赫以上频率的输入信号因此，无需外部采样保持电路。ADC10462和ADC10464包括一个“加速”引脚。在该引脚和接地之间连接一个外部电阻器使用线性误差只增加了一点点。为了便于与微处理器ADC10461接口，ADC10462和ADC10464被设计为作为内存位置或I/O端口，无需外部接口逻辑。
功能描述
ADC10461、ADC10462和ADC10464通过执行两个低分辨率的“flash”转换，将模拟输入信号数字化至10位精度。第一个flash转换提供6个最高有效位（msb），第二个flash转换提供4个最低有效位lsb。
图3是转换器的简化框图。在图的中心附近有一串电阻。在电阻串的底部有16个电阻，每个电阻的值是整个电阻串电阻的1/1024。因此，这些较低的16个电阻器（LSB梯形图）上的电压降为16/1024或总参考电压（VREF+-VREF-）的1/64。电阻串的其余部分由八组串联的八个电阻组成。它们组成了MSB梯形图。
MSB梯形图的每个部分有其总参考电压的／8，并且每个LSB电阻器有其总参考电压的1/64。这些电阻器上的抽头点可以以16个为一组连接到图右侧的16个比较器上。
图的左侧是连接在VREF+和VREF-之间的七个电阻串。六个比较器将输入电压与该电阻串上的抽头电压进行比较，以提供输入电压的低分辨率“估计”。然后，此估计值用于控制将MSB梯形图连接到右侧16个比较器的多路复用器。注意，左边的比较器不必非常精确；它们只是提供输入电压的估计值。只有右边的16个比较器和左边的6个比较器才需要执行初始的6位闪存转换，而不是使用传统的半闪存方法所需的64个比较器。
为了进行转换，估计器将输入电压与左侧七个电阻器上的抽头电压进行比较。估计器解码器然后确定哪些MSB梯形抽头点将连接到右边的16个比较器。例如，假设估计器确定VIN在VREF的11/16和13/16之间。估计器解码器将指示比较器MUX将16个比较器连接到VREF的10/16和14/16之间的MSB梯形图上的抽头。然后，16个比较器将执行第一个闪存转换。请注意，由于比较器连接到超出估计器电路指示范围的阶梯电压，估计器中的误差将被校正，其大小为参考电压（64 lsb）的1/16。第一个flash转换产生6个最重要的数据位-flash本身4位，估计器2位。
剩下的四个lsb现在使用与第一个flash转换相同的十六个比较器来确定。从输入电压中减去刚好低于输入电压（由第一次闪光确定）的MSB梯形抽头电压，并与16个LSB梯形电阻上的抽头点进行比较。然后，对该第二、四位flash转换的结果进行解码，并锁定完整的10位结果。
请注意，在第一个闪存转换中使用的16个比较器被重复用于第二个闪存。因此，在ADC10461、ADC10462和ADC10464中使用的多步转换技术只需要传统flash转换器所需比较器数量的一小部分，并且远远少于传统半flash方法中使用的比较器数量。这允许ADC10461、ADC10462和ADC10464执行高速转换，而无需过多的功耗。
应用程序信息
1.0操作模式
ADC10461、ADC10462和ADC10464具有两种基本数字接口模式。图1和图2是这两种模式的时序图。ADC10462和ADC10464具有由逻辑电平控制的输入多路复用器当S/H变低时，在引脚S0和S1上。表1、2是显示如何分配输入通道的真值表。
模式1
在此模式下，S/H引脚控制转换的开始。
S/H被拉低至少250 ns。这会导致“粗略”闪存转换器中的比较器变为交流-主动的。当S/H变高时，粗转换的结果被锁存并且开始“精细”转换。600 ns（典型值）后，INT变低，表示转换结果被锁定，可以通过拉RD low读取。注意，CS必须低才能启用S/H或RD。CS在内部与S/H和RD“ANDed”；CS和S/H低时采样输入电压，CS和RD低时读取数据。在RD的上升沿，INT被重置为high。
模式2
在模式2（也称为“RD模式”）中，S/H和RD管脚连接在一起。通过将两个销拉低来启动转换。A/D转换器采样输入电压，并使粗比较器激活。然后内部计时器终止粗转换并开始精细转换。S/H和RD后850 ns（典型值）为拉低，INT变低，表示转换完成。大约20纳秒以后，出现在三态输出引脚上的数据将是有效的。请注意，在转换过程中，数据将出现在这些管脚上，但直到INT变低输出管脚处的数据将是上一次转换的结果。
2.0参考因素
ADC10461、ADC10462和ADC10464各有两个参考输入。这些输入，VREF+和VREF-，是完全微分的，定义了输入信号的零到满标度范围。对于比率测量应用，参考输入可以连接到整个电源电压范围（VREF-=0V，VREF+=VCC），或者当需要其他输入范围时，它们可以连接到不同的电压（只要它们在接地和VCC之间）。将整体VREF量程减小到小于5V会增加转换器的灵敏度（例如，如果VREF=2V，则1LSB=1.953mV）。但是，请注意，当
使用较低的参考电压。有关详细信息，请参见典型性能曲线。因此，不建议参考电压小于2V。
在大多数应用中，VREF-将简单地连接到地面，但通常有一个与地面偏移的输入跨度是有用的。ADC10461、ADC10462和ADC10464中使用的参考配置很容易适应这种情况。只要连接到该引脚的电压源能够吸收转换器的参考电流（在VREF=5V时最大12.5毫安），VREF-可以连接到除接地以外的电压。如果VREF-连接到接地以外的电压，则使用多个电容器将其旁路。
由于两个参考输入之间的电阻可以低至400Ω，驱动参考输入的电压源应具有低输出阻抗。任何一个参考输入上的任何噪声都可能导致转换误差，因此必须为这些引脚提供干净、低噪声的电压源。应使用10μF钽和0.1μF陶瓷绕过每个参考销。
3.0模拟输入
ADC10461、ADC10462和ADC10464在每个转换周期对模拟输入电压采样一次。当这种情况发生时，输入被短暂地连接到大约等于600μm的阻抗，与35个PF串联。
因此，在正常运行期间，可以在模拟输入端观察到短时电流尖峰。这些尖峰是正常的，不会降低转换器的性能。
大的源阻抗会降低采样电容器的充电速度，降低转换精度。因此，只有在最小采样时间（250 ns最大）下达到额定精度时，才使用只有小于500Ω输出阻抗的信号源。采样时间越长，源阻抗越大。如果信号源具有高输出阻抗，则其输出应使用运算放大器进行缓冲。当驱动35 pF/600Ω的开关负载时，运算放大器的输出应表现良好。采样期间运放输出的任何响铃或电压偏移都可能导致转换错误。
当输入电压大于GND-50 mV且小于V++50 mV时，将得到正确的转换结果。不允许信号源驱动模拟输入引脚高于AVCC和DVCC 300毫伏或低于GND 300毫伏以上。如果模拟输入引脚被强制超过这些电压，流过引脚的电流应限制在5毫安或以下，以避免对集成电路造成永久性损坏。进入所有引脚的所有过驱动电流之和必须小于20毫安。当输入信号超出电源限制超过300毫伏时，应采用某种保护方案。使用二极管和电阻器的简单网络如图4所示。
图4。典型连接。注意参考和电源引脚上的多个旁路电容器。如果VREF-未接地，也应使用多个电容器将其旁路至模拟接地（见5.0“电源注意事项）。AGND和DGND的电位应该相同。VIN0与输入保护网络一起显示。引脚17常开，但可选的“加速”电阻RSA可用于减少转换时间。
4.0固有采样和保持
由于ADC10461、ADC10462和ADC10464在每次转换期间对输入信号采样一次，因此它们能够在不借助外部采样保持的情况下测量相对快速的输入信号。在非采样逐次逼近A/D转换器中，无论速度如何，输入信号必须在每个转换周期中稳定到±1/2 LSB，否则会产生重大误差。因此，即使对于许多相对较慢的输入信号，如果使用没有内部采样和保持的SAR，在每次转换期间，信号也必须外部采样并保持恒定。
因为它们包含直接采样/保持控制输入，所以ADC10461、ADC10462和ADC10464适用于在基于DSP的系统中使用。S/H输入允许A/D转换器与DSP系统的采样率和其他ADC10461s、ADC10462s和ADC10464s。
ADC10461、ADC10462和ADC10464可以执行频率分量从直流到250 kHz以上的输入信号的精确转换。
5.0电源考虑
ADC10461、ADC10462和ADC10464设计为在+5V（标称）电源下工作。有两个电源引脚，AVCC和DVCC。这些引脚允许电路的模拟和数字部分使用单独的外部旁路电容器。为了保证精确转换，两个电源插脚应连接到同一个电压源，每个插脚应使用0.1μF陶瓷电容器和10μF钽电容器并联绕过。根据电路板布局和其他系统考虑，可能需要更多的旁路。
ADC10461有一个接地引脚，ADC10462和ADC10464各有单独的模拟和数字接地引脚，用于单独绕过模拟和数字电源。带有单独模拟和数字接地插脚的设备的接地插脚应连接到相同的电位，所有接地应“干净”且无噪音。
在具有多个电源的系统中，可能需要仔细注意电源顺序，以避免输入过快。在将数字或模拟信号应用于任何其他管脚之前，A/D转换器的电源管脚应处于适当的电压。
6.0布局和接地
为了确保从ADC10461、ADC10462和ADC10464快速、准确地转换，必须使用适当的电路板布局技术。模拟接地回路应为低阻抗，且无来自系统其他部分的噪声。数字电路的噪声特别麻烦，因此数字接地应始终与模拟接地分开。为了获得最佳性能，应为系统的数字和模拟部分提供单独的接地平面。
所有旁路电容器应尽可能靠近转换器，并应连接到转换器和短路接地。模拟输入应与噪声信号轨迹隔离，以避免杂散信号耦合到输入。任何连接在转换器输入端的外部元件（如滤波电容器）都应连接到非常干净的接地回路。将元件接地到错误的位置将导致转换精度降低。
7.0动态性能
许多应用要求A/D转换器对交流信号进行数字化，但传统的直流积分和微分非线性指标不能准确预测交流输入信号下A/D转换器的性能。交流应用的重要规范反映了转换器数字化交流信号的能力，而不会产生明显的频谱误差，也不会给数字化信号增加噪声。动态特性，如信噪比（SNR）和总谐波失真（THD），是衡量这种能力的定量指标。
用快速傅立叶变换（FFT）方法可以测量A/D转换器的交流性能。将正弦波形应用于A/D转换器的输入端，然后对数字化波形进行变换。得到的谱图可能与典型性能曲线中所示的谱图相似。最大峰值是基频，噪声和失真分量（如果存在）在基频上下可见。谐波失真分量出现在输入频率的整数倍处。它们的振幅合并为平方和的平方根，并与基本振幅进行比较，以得出THD规范。THD的保证限值见电气特性表。
信噪比是基频振幅与所有其他频率的均方根值之比，不包括任何谐波失真分量。电气特性表中给出了保证限值。信噪比的另一种定义包括失真分量以及产生信噪比加失真比（S/（N+D））的随机噪声。
A/D转换器的THD和噪声性能将随输入信号的频率而变化，在较高的信号频率下会产生更多的失真和噪声。将A/D的性能描述为信号频率函数的一种方法是绘制“有效位”与频率的关系图。理想的无线性误差A/D转换器或自产生的噪声的信噪比将等于（6.02n+1.8）dB，其中n是a/D转换器的位分辨率。一个真正的A/D转换器会有一些噪声和失真，有效位可以通过以下方法找到：
其中S/（N+D）是信噪比和失真度，随频率变化。
例如，具有4.85vp-P、100khz正弦波输入信号的ADC10461通常具有59.2db的信噪比和失真率，其相当于9.54个有效比特。随着输入频率的增加，噪声和失真逐渐增加，产生一个有效比特或S/（N+D）的图，如典型的性能曲线所示。
8.0速度调整
在需要更快转换时间的应用中，速度调整销（ADC10462上的销14、ADC10464上的销17）可以显著缩短转换时间。速度调节管脚连接到芯片上的电流源，该电流源决定转换器的内部定时。如图4所示，通过在调速销和接地之间连接一个电阻器，内部编程电流增加，从而减少转换时间。例如，18k电阻器将典型部件的转换时间从600 ns减少到350 ns，而对线性没有显著影响。使用更小的电阻来进一步减少转换时间也是可能的，尽管线性会开始有些下降（见曲线）。请注意，获得给定转换时间所需的电阻值将因零件而异，因此此技术通常需要一些“调整”以获得满意的结果。
对于需要使用速度调节管脚保证性能的应用，ADC10662和ADC10664通过一个固定的加速电阻值进行静态和动态性能测试和保证。
