AD1380点击型号即可查看芯片规格书
特征
带参考和时钟；50千赫吞吐量；61/2 LSB非线性；低噪声SHA:300 mV P-P；32针密封浸渍；并行和串行输出；低功率：900兆瓦。
应用
医疗和分析仪器；信号处理；数据采集系统；专业音响；自动测试设备（ATE）；电信。
产品描述
AD1380是一个完整的、低成本的16位模数转换器转换器，包括内部基准、时钟和采样/保持放大器。硅标度电阻器上的内部薄膜允许模拟输入范围为±2.5 V、±5 V、±10 V、0 V至+5 V和0伏至+10伏。
AD1380的重要性能特征包括FSR（AD1380KD）±0.003%的最大线性误差最大16位转换时间为14秒。s的传输特性（增益、偏移和线性）被指定为ADC/SHA组合，因此总性能保证为系统。AD1380提供并行和串行形式的数据具有相应的时钟和状态输出。所有数字输入输出与TTL或5V CMOS兼容。
作理论
16位A/D转换器将模拟输入范围划分为216个离散范围或量子。给定量子内的所有模拟值都由相同的数字代码表示，通常指定给标称中程值。除了实际的转换误差外，与分辨率相关联的固有量化不确定度为±1/2 lsb。
与a/d转换器相关联的实际转换误差是由于线性电路、梯形图和缩放网络的匹配和跟踪特性、参考误差和电源抑制引起的模拟误差的组合。通过使用包括缩放网络的单片dac，使转换器中的匹配和跟踪误差最小化。初始增益和偏移误差规定为±0.1%fsr（增益）和±0.05%fsr（偏移）。如图2和图3所示，这些误差可以通过使用外部微调电路来微调为零。单极范围的线性误差定义为从要求零数字输出的零电压模拟输入到定义为满标度的点的真实直线传输特性的偏差。线性误差基于dac电阻比。它不可调，是a/d转换器精度的最有意义的指标。差分非线性是一种测量码与理想最低有效位步长之间阶梯宽度偏差的方法（图1）。
单调性要求差分线性误差小于1lsb，但单调变换器可能有漏码。AD1380被指定为在数据页上指定的温度范围内没有丢失的代码。
注意安全
温度漂移误差有三种：偏置误差、增益误差和线性度误差。偏移漂移导致图上传输特性在工作温度范围内向左或向右移动。增益漂移导致传输特性在单极范围内围绕零旋转，或在双极范围内围绕负满标度点旋转。最坏情况下的精度漂移是所有三个温度漂移误差的总和。然而，在统计上，漂移误差表现为根和平方（rss），可以表示为：
操作说明
在收到CONVERT START命令时，AD1380将模拟输入端的电压转换为等效的16位二进制数。该转换完成如下：16位逐次逼近寄存器（SAR）具有16位输出，其连接到设备位输出引脚和反馈DAC的相应位输入。模拟输入与反馈DAC输出连续比较，一次一位（msb优先，lsb最后）。然后，根据比较器当时的状态，在每个比特比较周期结束时作出保留或拒绝每个比特的决定。
静电放电敏感装置。高达4000伏的静电电荷积聚在人体和测试设备上，可在未经检测的情况下放电。警告！
尽管AD1380具有专有的ESD保护电路，但受到高能静电放电的设备可能会出现永久性损坏。因此，建议采取适当的ESD预防措施，以避免性能下降或功能丧失。静电敏感器件
增益调整
增益调整电路由一个100 ppm/℃的电位计组成，该电位计通过一个300 kΩ电阻连接到增益调整引脚3上，其滑块连接在±vs上，如图2所示。如果不需要外部微调，则引脚5（偏置调整）和引脚3（增益调整）可能保持打开状态。
偏移调整
调零电路由一个100 ppm/℃的电位器组成，该电位器通过一个1.8 MΩ电阻器连接到所有量程的比较器输入引脚5上，并穿过±VS与其滑块相连。如图3所示，该固定电阻器的公差并不重要，碳成分类型通常是足够的。如果偏移调整电位器设置在其调整范围的任一端，则使用具有-1200 ppm/℃温度的碳组成电阻器，可产生32 lsb14×61 ppm/lsb14×1200 ppm/℃的最坏偏移温度，即fsr的2.3 ppm/℃。由于所需的最大偏移调整通常不大于±16 LSB14，使用碳成分偏移求和电阻器通常贡献不超过1 ppm /°C的FSR偏移TEMPCO。
如图4所示，如果使用金属膜电阻器（tempco<100ppm/℃），则可忽略偏置tempco的替代偏置调整电路。
在任一调节电路中，连接到引脚5的固定电阻器应靠近该引脚，以保持引脚连接短路。比较器输入引脚5对外部噪声传感器非常敏感，应使用模拟公共线保护。
时机
时序图如图5所示。接收到转换开始信号将设置状态标志，指示正在进行转换。这反过来又消除了应用于门控时钟的抑制，允许其运行17个周期。所有sar并行位、状态触发器和门控时钟抑制信号都在转换开始信号的后缘初始化。在时间t0，b1被重置，b2–b16被无条件设置。在T1时，位1决定（保持），位2无条件复位。此序列继续，直到在t16处作出位16（lsb）决定（keep）。状态标志被重置，表示转换完成并且并行输出数据有效。重置状态标志将恢复门控时钟抑制信号，强制时钟输出到低逻辑“0”状态。请注意，在下一次转换之前，时钟一直处于低位。相应的并行数据位在同一正向时钟边缘上变为有效。
数字输出数据
来自TTL存储寄存器的并行和串行数据均为负真形式（逻辑“1”=0 V，逻辑“0”=2.4 V）。并行数据输出编码对于单极性范围是互补二进制，对于双极性范围是互补偏移二进制。并行数据在状态标志返回逻辑“0”前至少20 ns生效，允许并行数据传输在状态标志的“1”到“0”转换上计时（见图6）。
串行数据编码是单极输入范围的互补二进制编码，双极输入范围的互补偏移二进制编码。串行输出以nrz（不返回零）格式按位（msb优先，lsb最后）。串行和并行数据输出在正向时钟边缘上改变状态。串行数据保证在上升时钟边缘后120 ns有效，允许串行数据直接进入负向时钟边缘上的接收寄存器，如图7所示。在整个16位转换周期中有17个负时钟边。第一个负边缘将一个无效位移入寄存器，寄存器在最后一个负时钟边缘上移出。所有串行数据位都将被正确传输，并在转换周期结束时显示在接收移位寄存器位置。
输入缩放
为了利用A/D转换器的最大信号分辨率，AD1380输入应尽可能接近最大输入信号范围。按表一所示连接输入信号，电路详见图8。
校准（14位分辨率示例）
外部调零和增益调节电位计，如图2和图3所示连接，用于设备校准。为了防止这两个调整之间的相互作用，总是先调整零点，然后再调整增益。零点通过模拟输入在模拟范围最负端附近进行调整（0表示单极输入范围，–fs表示双极输入范围）。增益通过接近模拟范围最正端的模拟输入进行调整。
0至+10 V范围：将模拟输入设为+1 LSB14=0.00061 V。将数字输出调零为11111111110。零点现在已校准。将模拟输入设置为+fsr–2 lsb=+9.99878 V。调整00000000000001数字输出代码的增益；现在校准满标度（增益）。半刻度校准检查：将模拟输入设置为+5.00000V；数字输出代码应为011111111111。
–10 V至+10 V范围：将模拟输入设置为–9.99878 V；为111111111110数字输出（互补偏移二进制）代码调整零。将模拟输入设置为9.99756 V；调整00000000000001数字输出（互补偏移二进制）代码的增益。半标度校准检查：将模拟输入设置为0.00000V；数字输出（互补偏移二进制）代码应为011111111111。
其他范围：上面给出了0 V至+10 V和-10 V至+10 V范围的典型数字编码。0 V至+5 V、-2.5 V至+2.5 V和-5 V至+5 V范围内的编码关系和校准点可通过分别按比例将0 V至+10 V和-10 V至+10 V范围内列出的相应代码等价物减半来找到，如表II所示。
利用上述静态调节过程，可以实现零和全量程校准，精度约为±1/2 LSB。通过将小的正弦波或三角波电压与施加到模拟输入的信号相加，输出可以循环通过每个感兴趣的校准码，以更准确地确定每个离散量化电平的中心（或端点）。该动态校准技术的详细描述见D.H.Sheingold，Prentice Hall，Inc.于1986年编辑的《模数转换手册》。
接地、去耦和布局注意事项
许多数据采集部件都有两个或多个接地插脚，这些插脚未在设备内连接在一起。这些“理由”通常被称为逻辑权力回归，模拟公共（模拟电源回路）和模拟信号接地。这些接地（针脚8和30）必须在AD1380尽可能靠近转换器的一个点处连接在一起。理想情况下，需要转换器下的单个固态模拟接地平面。电流流过导线并在电路卡上蚀刻条纹，由于这些路径具有电阻和电感，在系统模拟接地点和AD1380的接地引脚之间可以产生数百毫伏的电压。应为高分辨率转换器提供单独的宽导体条接地回路，以最小化从转换器到系统接地点的路径中电流的噪声和红外损耗。这样，AD1380电源电流和其他数字逻辑门返回电流就不会和模拟信号在同一个返回路径中相加，从而导致测量误差。
每个AD1380电源端子应尽可能靠近AD1380进行电容性解耦。大值电容器（例如1μf）与0.1μf电容器并联通常就足够了。模拟电源旁路至模拟电源回路引脚，逻辑电源旁路至逻辑电源回路引脚。金属盖相对于电源、接地和电信号进行内部接地。不要从外部接地盖。
应用AD1380动态性能
像AD1380这样的高性能采样模数转换器需要动态特性，以确保它们满足或超过信号处理应用所需的性能参数。利用快速傅立叶变换（fft）分析技术对信号的动态特性进行了分析，得到了信号的信噪比（snr）和总谐波失真（thd）等关键动态参数。该特性的结果如图11所示。在测试中，将13.2 kHz正弦波作为模拟输入（FO）在低于满刻度的L0dB的水平上；AD1380以50 kHz的字速率（其最大采样频率）操作。
1024点fft的结果证明了该变换器的优异性能，特别是在低噪声和谐波失真方面。
在图11中，垂直刻度是基于一个被称为0db的满刻度输入。这样，所有（频率）能量单元都可以根据满标度rms输入进行计算。得到的信噪比为83.2分贝，相当于-93.2分贝的噪声下限。
通过将前四个谐波的均方根能量相加，计算出总谐波失真，等于-97.5 dB。如图12所示，将输入信号振幅增加到满标度的-0.4dB，导致THD增加到-80.6dB。
然而，在较低的输入频率下，thd性能得到改善。图13显示了1.41 kHz时的满标度（–0.3 dB）输入信号。THD现在是-96.0分贝。
任何频率的低电平输入信号都能看到最终的噪声地板。在图14中，噪声下限为-94分贝，如39.8分贝处24千赫的输入信号所示。
