特征
80 msps宽带输入（14个线性位加上3个RSSI）；处理两个wcdma信道（umts或cdma2000 1）或四个gsm/edge，is136信道；一个封装中有四个独立的数字接收器；双16位并行输出端口；双8位链路端口；96分贝程控数字agc回路；非整数抽取率的数字重采样；可编程抽取fir滤波器；插值半带滤波器；可编程衰减器控制，通过电平指示器防止夹持和外部增益范围；多载波相控阵天线的柔性控制；3.3V I/O，2.5V CMOS内核；用户可配置的内置自检（BIST）功能；JTAG边界扫描。
应用
多载波多模数字接收机；GSM、IS136、EDGE、PHS、IS95、UMTS、CDMA2000；微型和微微蜂窝系统，软件无线电；无线本地环路；智能天线系统。
一般说明
AD6634是一种多模4信道数字接收信号处理器（RSP），能够处理多达两个WCDMA信道。每个通道由四个级联信号处理元件组成：一个频率转换器、两个固定系数抽取滤波器和一个可编程系数抽取滤波器。每个输入端口都有输入电平阈值检测电路和agc控制器，用于适应大动态范围或使用增益测距转换器的情况。双16位并行输出端口可适应高数据速率WBCDMA应用。片上插值半带还可以用来进一步提高输出速率。此外，每个并行输出端口都有一个用于输出数据缩放的数字agc。提供链接端口输出，以实现与ADI的Tigersharc DSP核心的无胶接口。
AD6634是模拟设备Softcell®多载波收发器芯片组的一部分，设计用于与模拟设备系列的高采样率中频采样ADC（AD9238/AD6645 12位和14位）兼容。软单元接收器包括数字接收器，该数字接收器能够将整个载波频谱数字化，并以数字方式选择感兴趣的载波以进行调谐和信道选择。这种架构消除了无线基站应用中的冗余无线电。
高动态范围抽取滤波器提供广泛的抽取率。基于ram的体系结构可以方便地为多模式应用程序重新配置。
抽取滤波器从感兴趣的信道中去除不需要的信号和噪声。当感兴趣的信道占用的带宽小于输入信号时，这种带外噪声的抑制称为处理增益。通过使用大的抽取因子，这种处理增益可以将adc的信噪比提高30db以上。此外，可编程ram系数滤波器允许抗混叠、匹配滤波和静态均衡功能组合在一个经济高效的滤波器中。wcdma应用在输出端采用半带内插滤波器，将输出速率从芯片速率的2倍提高到4倍。AD6634还配备了两个独立的自动增益控制（AGC）回路，用于直接连接到RAKE接收器。
AD6634与标准ADC转换器兼容，如AD664X、AD923X、AD943X和AD922X系列数据转换器。AD6634还与AD6600分集ADC兼容，提供了成本和尺寸缩减路径。
建筑学
AD6634具有四个信号处理级：频率转换器、二阶重采样级联积分器梳状FIR滤波器（RCIC2）、五阶级联积分器梳状FIR滤波器（CIC5）和RAM系数FIR滤波器（RCF）。支持多种模式对芯片内和芯片外的数据进行计时，并提供与各种数字化仪接口的灵活性。编程和控制通过串行和/或微处理器接口完成。
频率转换是由一个32位，复杂，数控振荡器（NCO）完成的。进入这一阶段的实际数据分为同相（i）和正交（q）分量。该级将输入信号从数字中频（if）转换为数字基带。相位和幅度抖动可以在芯片上实现，以改善nco的杂散性能。相位偏移字可用于在多个ad6634s之间或信道之间创建已知的相位关系。
以下频率转换是一个重采样、固定系数、高速、二阶重采样级联积分器梳状（rcic2）滤波器，它基于抽取寄存器和插值寄存器之间的比率降低采样率。
下一级是一个五阶级联积分器梳状（cic5）滤波器，其响应由抽取率定义。此滤波器的目的是将数据速率降低到最后的滤波器级，以便能够计算每个输出的更多抽头。
最后一级是具有可编程20位系数的fir滤波器的乘积和，抽取率可编程为1到256（实际为1到32）。ram系数fir滤波器（功能框图中的rcf）最多可处理160个抽头。
下一阶段是固定系数半带内插滤波器，其中来自不同信道的数据组合在一起，并以2的因子进行内插。接下来，可以使用增益范围为96.3db的agc部分。就其响应而言，该agc部分是完全可编程的。如功能框图所示，AD6634中各有两个半带滤波器和AGC。这些半带滤波器和agc部分可以相互独立地旁路。
AD6634的总体滤波器响应是所有抽取和插值阶段的组合。每个连续的滤波器级能够缩小跃迁带宽，但需要更多的clk周期来计算输出。在第一滤波阶段进行更多的抽取将使总功耗最小化。来自芯片的数据通过高速并行端口或与tigershar兼容的链路端口连接到dsp。
图1a说明了ad6634的基本功能：从宽输入频谱中选择和过滤单个信道。频率转换器将所需的载波调谐到基带。图1b显示了rcic2、cic5和rcf的组合滤波器响应。
输入数据端口
AD6634具有双高速ADC输入端口、输入端口A和输入端口B。双输入端口使单调谐器芯片具有最大的灵活性。这些可以是分集输入或真正独立的输入，例如独立的天线段。ADC端口可以路由到四个调谐器通道之一。为了增加灵活性，每个输入端口可用于支持多路输入，例如在ad6600或具有多路输出的其他adc上找到的那些。这种额外的灵活性可以允许四个内部通道同时处理多达四个不同的模拟源。
此外，AD6634的前端包含能够实现高速信号电平检测和控制的电路。这是通过一个独特的高速电平检测电路实现的，该电路提供最小的延迟和最大的灵活性来控制多达四个模拟信号路径。AD6634上从输入到输出的整个信号路径延迟可以用高速时钟周期表示。以下公式可用于计算延迟。
MRCIC2mcic5分别是rcic2和cic5滤波器的抽取值。NTAPS是选择的循环贷款抽头数。
输入数据格式
每个输入端口由14位尾数和3位指数组成。如果需要与标准ADC接口，指数位可以接地。如果连接到诸如ad6600的浮点adc，则该乘积的指数位可以连接到ad6634的输入指数位。尾数数据格式是2的补码，指数是无符号二进制。
输入定时
每个高速输入端口的数据被锁定在CLK的上升沿上。该时钟信号用于对输入端口进行采样，并对所选信道中随后的同步信号处理级进行时钟。
时钟信号的工作频率可达80兆赫，占空比为50%。在使用高速adc的应用中，adc采样时钟或数据有效选通通常用于对ad6634进行时钟。
输入启用控制
输入端口A和输入端口B分别有一个IENA和一个IENB管脚。使用每个IEN管脚时有四种操作模式。使用这些模式，可以模拟其它rsp的操作，例如ad6620，其提供通常与分集操作相关联的双信道模式。这些模式是：IEN转换到低、IEN转换到高、IEN高和IEN低上的空白。
在IEN HIGH模式下，当INPUT ENABLE为HIGH时，将发生输入和正常操作。在IEN转换到低模式时，正常操作发生在IEN转换到低模式后时钟的第一个上升沿上。同样地，在ien转换到high模式中，在ien转换到high模式之后，操作发生在时钟的上升沿上。（有关配置输入启用模式的更多详细信息，请参阅数控振荡器部分。）在IEN低模式下为空时，当IEN低时，输入数据被解释为零。
此功能的典型应用是将数据从AD6600分集ADC接收到AD6634的一个输入端。从芯片中取出的A/B\U将与
伊恩。然后，将AD6634中的一个通道设置为启用IEN向低转换。将配置另一个通道，以便启用IEN到HIGH的转换。这将允许将ad6634信道中的两个配置为在分集模式下模拟该ad6620。当然，nco频率和其他信道特性也需要类似地设置，但是该特性允许ad6634处理交织的数据流，例如在ad6600上找到的那些数据流。
当提供的系统时钟高于转换器的数据速率时，会发现IEN转换为HIGH和IEN HIGH之间的差异。提供比数据速率快的时钟以便可以计算额外的滤波器抽头通常是有利的。这自然提供了更好的过滤。为了确保电路的其他部分以最简单的方式正确识别更快的时钟，应该使用IEN转换到低或高。在此模式下，只有满足设置和保持时间的第一个时钟边缘将用于锁定和处理输入数据。所有其他时钟脉冲都被前端处理忽略。然而，每个时钟周期仍将产生一个新的滤波器计算对。
增益开关
AD6634包括在存在大动态范围或使用增益测距转换器的应用中有用的电路。该电路允许设置数字阈值，以便可以对阈值的上限和下限进行编程。
这样做的一个用途可以是检测adc在特定输入条件下何时即将达到满标度。其结果将是提供一个标志，可用于快速插入衰减器，以防止adc过驱动。如果接通衰减（或增益）18db（或任意值），系统的信号动态范围将增加18db。当输入信号达到编程设定的上限时，该过程开始。在典型应用中，这可以设置为低于满标度1db（用户可定义）。当满足该输入条件时，与a或b输入端口相关联的适当li（lia-a、lia-b、lib-a或lib-b）信号被激活。这可用于切换外部电路的增益或衰减。LI线保持激活状态，直到输入条件降到编程设定的下限以下。为了提供滞后，可以使用停留时间寄存器（参见输入控制寄存器的存储器映射）来保持预定时钟数的控制线的切换。一旦输入条件低于下限阈值，可编程计数器开始计数高速时钟。只要输入信号保持在编程的高速时钟周期数的较低阈值以下，衰减器将在终端计数时被移除。但是，如果计数器运行时输入条件高于下限阈值，则它将被重置，并且必须再次低于下限阈值才能启动进程。这将防止状态之间不必要的切换，如图27所示。
当输入信号超过上限阈值时，相应的li信号变为激活状态。一旦信号低于下限，计数器开始计数。如果输入条件高于下限阈值，计数器将重置并再次启动，如图27所示。一旦计数器终止于0，li线将变为非活动。
li线可以用于各种功能。它可用于设置衰减器、DVGA或集成的控制器，并与模拟VGA一起使用。为了简化此功能的使用，AD6634包括两个单独的增益设置，一个是在该线不活动时（RCIC2_quiet[4:0]存储在0x92寄存器的位9:5中），另一个是在活动时（RCIC2_loud[4:0]存储在0x92寄存器的位4:0中）。这使得数字增益可以根据外部变化进行调整。结合增益设置，包括可变保持以补偿adc的流水线延迟和增益控制元件的开关时间。这两个特性一起提供了无缝的增益切换。
该引脚的另一个用途是促进增益范围adc内的增益范围保持。对于使用增益范围来增加总信号动态范围的转换器，在某些情况下可能需要禁止发生内部增益范围。对于这种转换器，可以使用li（a或b）线来阻止这种情况。对于此应用程序，将基于类似的条件设置较高的阈值。然而，较低的阈值将被设置为与特定转换器的增益范围一致的水平。然后，可以针对诸如衰落剖面、信号峰均比或可能导致不必要增益变化的任何其他基于时间的特性等多个因素中的任何一个适当地设置延迟。
因为AD6634总共有四个增益控制电路，如果A和B输入端口都有交错数据，则可以使用这些电路。每个相应的li pin是独立的，可以设置为不同的设置点。应注意，增益控制电路是宽带的，并且在任何滤波元件之前实现，以最小化环路延迟。四个通道中的任何一个都可以设置为监视四个可能的输入通道中的任何一个（两个在正常模式下，四个在输入被时间多路复用时）。
芯片还基于与li信号相关联的衰减提供内部数据的适当缩放。以这种方式，到dsp的数据在整个过程中保持正确的标度值，使其完全独立。由于通常存在与外部增益切换组件相关联的有限延迟，ad6634包括可变管道延迟，可用于补偿外部管道延迟或与增益/衰减器设备相关联的总沉降时间。此延迟可设置为七个高速时钟。这些特性确保了增益设置之间的平滑切换。
输入数据缩放
AD6634有两个数据输入端口，一个A输入端口和一个B输入端口。每个都接受[13:0]中的14位尾数（两个补数整数）、3位指数（无符号整数）exp[2:0]和输入启用（ien）。两个输入都由CLK计时。这些引脚允许直接连接到标准定点ADC，如AD9238和AD6645，以及增益变化ADC，如AD6600。对于adc少于14位的正常操作，活动位应该是msb对正的，未使用的lsb应该是低位绑定的。
3位指数exp[2:0]被解释为无符号整数。指数随后将修改为RCIC2_U大声[4:0]或RCIC2_U安静[4:0]，取决于li line是否处于活动状态。这些5位标度值存储在rcic2标度寄存器（0x92）中，并且在数据进入rcic2重采样滤波器之前应用标度。这些5位寄存器包含补偿RCIC2增益、外部衰减器（如果使用）和指数偏移（expoff）的刻度值。如果不使用外部衰减器，RCIC2_静音寄存器和RCIC2_大声寄存器将包含相同的值。在浮点标度或增益测距adcs部分给出了设置衰减标度寄存器的详细说明和公式。
定点adc缩放
对于定点adc，通常不使用ad6634指数输入exp[2:0]，应将其限制在低位。ADC输出直接与AD6634输入相连接，并与主配电板对齐。0x92中的expoff位应编程为0。同样，指数反转位应为0。因此，对于定点adc，指数通常是静态的，并且ad6634中不使用输入缩放。
使用浮点或增益测距adc进行缩放指数控制特性的示例结合了AD6600和AD6634。AD6600是一个具有三位增益范围的11位ADC。实际上，11位adc为指数提供尾数和3位相对信号强度指示符（rssi）。AD6600只使用八个可用步骤中的五个。更多详细信息请参见AD6600数据表。
对于增益测距adc，如ad6600：
其中，in是in[13:0]的值，exp是exp[2:0]的值，rcic2是rcic刻度寄存器值（0x92位9–5和4–0）。
AD6600的RSSi输出随着模拟输入信号强度的增加而数值增长（大信号的RSSi=5，小信号的RSSi=0）。当指数反转位（expinv）设置为零时，AD6634将认为in[13:0]处的最小信号是最大的，并且随着exp字的增加，它在内部向下移动数据（exp=5将在将数据传递给RCIC2之前将14位字向右移动5个内部位）。在expinv＝0的这个例子中，ad6634将ad6600上可能的最大信号视为最小信号。因此，我们可以使用指数反转位使ad6634指数与ad6600 rssi一致。通过设置expinv=1，这将强制AD6634向上（左）移动数据以增加exp，而不是向下。指数反转位应始终设置为高，以便与AD6600一起使用。
指数偏移用于向上移动数据。例如，表I显示，在没有RCIC2缩放的情况下，当ADC输入处于最大级别时，会丢失12 dB的范围。这是不可取的，因为它降低了系统的动态范围和信噪比，降低了与量化噪声地板相关的感兴趣信号。
为了避免全刻度adc信号的这种自动衰减，expoff用于将最大信号（rssi=5）向上移动到不存在下移的点。换句话说，一旦设置了指数反转位，就应该调整指数偏移量，以便mod（7–5+expoff，32）=0。当指数偏移设置为30，因为mod（32，32）=0时，就是这种情况。表II说明了与AD6600 ADC一起使用时expinv和expoff的用法。
这种处理指数的灵活性允许AD6634与AD6600以外的增益范围ADC接口。可以调整指数偏移量，以允许使用最多七个rssi（exp）范围，而不是ad6600的五个范围。它还允许AD6634在使用AD6600但不利用其所有信号范围的系统中定制。例如，如果只期望出现前四个rssi范围，则expoff可以调整为29，这将使rssi=4对应于ad6634的0db点。
数控振荡器
频率转换
该处理级包括由两个乘法器和32位复杂nco组成的数字调谐器。AD6634的每个通道都有一个独立的NCO。nco用作正交本地振荡器，能够在复模式下产生-clk/2和+clk/2之间的nco频率，分辨率为clk/232。对于所有输出频率，来自nco的最坏情况下的杂散信号优于-100dbc。
寄存器0x85和0x86中的nco频率值被解释为32位无符号整数。nco频率由下式计算：
其中，nco_freq是32位整数（寄存器0x85和0x86），fchannel是所需的信道频率，clk是ad6634主时钟速率或输入数据速率，具体取决于使用的输入启用模式。请参阅输入启用控制部分。
NCO频率保持寄存器
当nco频率寄存器被写入时，数据实际上被传递到一个影子寄存器。数据可以通过以下两种方法之一移动到主寄存器：当信道脱离睡眠模式或发生同步跳时。无论哪种情况，计数器都可以加载nco频率保持寄存器值。16位无符号整数计数器（0x84）开始由主时钟倒计时，当它达到零时，阴影寄存器中的新频率值写入nco频率寄存器。nco也可以设置为立即同步，在这种情况下，频率保持计数器被旁路，新的频率值被立即更新。
相位偏移
相位偏移寄存器（0x87）向nco的相位累加器添加偏移量。这是一个16位寄存器，解释为16位无符号整数。该寄存器中的0x0000对应于0弧度偏移，0xffff对应于2（1-1/（216））弧度偏移。该寄存器允许多个NCO同步以产生具有已知和稳定相位差的正弦波。
NCO控制寄存器
位于0x88的nco控制寄存器用于配置nco的功能。这些是在每个通道的基础上进行控制的，如下所述。
旁路
AD6634前端的NCO可以绕过。
旁路模式通过将位0设置为0x88高来启用。当它被旁路时，不执行下转换，并且ad6634信道仅作为复杂数据上的实际滤波器工作。这对于基带采样应用非常有用，其中a输入连接到滤波器内的i信号路径，b输入连接到q信号路径。如果在先前的模拟级中数字化信号已经被转换为基带，或者通过其他数字预处理，则可能需要这样。
相位抖动
AD6634为提高NCO的杂散性能提供了相位抖动选项。相位抖动通过设置位1启用。当通过设置此位高来启用相位抖动时，nco中由于相位截断而产生的脉冲是随机的。来自这些杂散的能量被扩散到噪声层中，并且无杂散的动态范围被增加，以牺牲信噪比的微小降低为代价。相位抖动是否用于系统，最终取决于系统目标。如果希望以稍微抬高的噪声地板为代价降低杂散，则应采用这种方法。如果需要低噪声地板，并且可以通过后续阶段容忍或过滤更高的杂散，则不需要相位抖动。
振幅抖动
振幅抖动也可以用来改善nco的杂散性能。振幅抖动通过设置位2启用。
振幅抖动通过在nco的角到笛卡尔转换范围内随机化振幅量化误差来提高性能。此选项可能会以稍微升高的噪声地板为代价来减少刺耳声。振幅抖动和相位抖动可以一起使用，单独使用，或者根本不用。
跃变清相蓄电池
当设置位3时，nco相位累加器在跳频之前被清除。这确保了每个跃点上nco的相位一致。NCO相位偏移不受此设置的影响，并且仍然有效。如果需要相位连续跳变，则应清除该位，并且nco相位寄存器中的最后一个相位将是新频率的起始点。
输入启用控制
输入启用有四种不同的操作模式。每个高速输入端口都包含一条IEN线路。四个滤波器通道中的任何一个都可以编程为从两个A或B输入端口中获取数据。（参见WB输入选择部分。）与数据一起是IEN（A，B）信号。每个滤波器信道可以配置为以四种模式之一处理ien信号。当基于时分复用数据流处理数据时，其中三种模式被关联。第四种模式用于采用时分双工的应用，如雷达、声纳、超声波和涉及tdd的通信。
模式00:IEN LOW为空白
在这种模式下，当IEN线路较低时，数据被隐藏。在IEN线高的时间段内，在输入时钟的每个上升沿上都有新的数据。降低IEN行时，输入数据将替换为零值。在此期间，nco继续运行，以便在再次提升ien行时，nco值将为如果ien行从未降低过的话它本来的值。当IEN线路降低时，此模式具有使数字输入消失的效果。后端处理（rcic2、cic5和rcf）在IEN线路处于高位时继续。这种模式对时分复用应用很有用。
模式01:IEN高时钟
在这种模式下，当IEN线路很高时，数据被时钟输入芯片。在IEN线高的时间段内，在输入时钟的每个上升沿上都有新的数据。当IEN线路降低时，输入数据不再锁定到信道中。此外，NCO的进展被停止。但是，在此期间，后端处理（rcic2、cic5和rcf）仍在继续。此模式的主要用途是允许比输入采样数据速率快的时钟，以允许计算比其他可能的更多的滤波器抽头。在图30中，尽管CLK继续以比数据快4倍的速度运行，但输入数据仅在IEN高的时间段内被触发。
模式10:IEN时钟转换到高
在这种模式下，数据仅在IEN线上升跃迁后的第一个时钟边缘进入芯片。尽管数据仅在第一个有效时钟边缘被锁存，但后端处理（rcic2、cic5和rcf）在可能存在的每个可用时钟上继续，类似于模式01。对于每个新的输入数据样本，nco相位累加器仅递增一次，而对于每个输入时钟，则不递增一次。
模式11:IEN时钟转换到低
在这种模式下，只有在IEN线下降过渡后，数据才在第一个时钟边缘被时钟送入芯片。尽管数据仅锁定在第一个有效时钟边缘，但后端处理（rcic2、cic5和rcf）继续每个可能存在的可用时钟一个，类似于模式01。对于每个新的输入数据样本，nco相位累加器仅递增一次，而对于每个输入时钟，则不递增一次。
WB输入选择
该寄存器中的位6控制选择哪个输入端口进行信号处理。如果该位设置为高，则输入端口B（INB、EXPB和IENB）将连接到选定的筛选器通道。如果清除此位，则输入端口A（INA、EXPA和IENA）将连接到选定的筛选器通道。
同步选择
此寄存器的位7和8确定哪个外部同步管脚与所选通道关联。AD6634有四个名synca、syncb、syncc和syncd的同步管脚。任何一个这些同步管脚可以与AD6634内的四个接收器信道中的任何一个相关联。此外，如果系统只需要一个同步信号，则所有四个接收器通道都可以参考相同的同步脉冲。位值00是通道A，01是通道B，10是通道C，11是通道D。
二阶rcic滤波器
RCIC2滤波器是二阶级联重采样积分器梳状滤波器。重采样器采用独特的技术实现，不需要使用高速时钟，从而简化了设计并节省了功耗。重采样器允许主时钟和输出数据速率之间的非整数关系，这使得更容易实现多模或要求使用不是数据速率倍数的主时钟的系统。
RCIC2允许最多512次插值和最多4096次抽取。rcic2（l）的重采样因子是9位整数。当与抽取因子m（12位数字）组合时，总速率变化可以是以下形式的任何分数：
唯一的限制是L/M比率必须小于或等于1。这意味着RCIC2的杀伤力为1或更多。
重采样是通过明显增加输入采样率的因子l，对新的数据样本使用零填充来实现的。在重采样之后是二阶级联积分器梳状滤波器。滤波器特性仅由分数率变化（L/M）决定。
该滤波器能以80mhz的输入端口全速率处理信号。这个阶段的输出速率由以下方程式给出：
lrccic2和mrcic2都是无符号整数。插值率（lrcci2）可以是1到512，抽取率（mrcic2）可以是1到4096。通过将抽取设置为1/1，可以绕过该阶段。RCIC2滤波器的频率响应由以下方程给出：
RCIC2的增益和通带衰减应通过上述方程以及随后的滤波器传输方程进行计算。在rcf级，过大的通带衰减可以通过滚降的倒数使通带达到峰值来补偿。
比例因子srcic2是0到31之间的可编程无符号5位。这是一个衰减器，可以以6分贝的增量降低RCIC2的增益。对于最佳动态范围，应将srcic2设置为可能的最小值（即最低衰减），而不产生溢出条件。可以使用下面的公式安全地完成，其中
输入_电平是AD6634（通常为1）输入满标度的最大部分。无论是否绕过RCIC2，始终使用RCIC2比例因子。
此外，还有两个刻度寄存器（RCIC2_loud[4:0]位4–0 in x92）和（RCIC2_quiet[4:0]位9–5 in x92）与计算的SRCIC2一起使用，后者决定了RCIC2的总体刻度。srcic2值必须与每个相应刻度寄存器和expoff中的值相加，以确定必须放入rcic2刻度寄存器中的刻度值。这个数字必须小于32，或者必须调整插值和抽取率来验证这个公式。ceil函数表示下一个整数，floor函数表示上一个整数。例如，ceil（4.5）是5，而floor（4.5）是4。
其中，in是in的值[13:0]，exp是exp的值[2:0]，rcic2是0x92（rcic2_quiet[4:0]和rcic2_loud[4:0]）刻度寄存器的值。
RCIC2拒绝
表三说明了进入rcic2级的带宽量（以数据速率的百分比表示）。此表中的数据可以缩放到任何其他允许的采样率，在单信道模式下可达80mhz，在分集信道模式下可达40mhz。表III可用作决定如何在RCIC2、CIC5和RCF之间分配抽取的工具。
示例计算
目标：实现一个输入采样率为10mhz的滤波器，在±7khz的通带内需要100db的假频抑制。解决方案：首先确定通过频带表示的采样率百分比。
找到–100分贝列，并向下查看该列中大于或等于时钟速率的通带百分比的值。然后查看最左边的列，找到相应的速率变化因子（mrcic2/lrccic2）。参考该表，注意对于4的mrcic2/lrccic2，具有-100db别名抑制的频率为0.071%，略大于计算的0.07%。因此，在本例中，rcic2速率变化的最大界限是4。选择较高的mrcic2/lrccic2意味着比所需的100 db更少的别名拒绝。
小于4的mrcic2/lrccic2仍然会产生所需的拒绝；但是，在这个rcic2阶段，通过尽可能多的抽取，可以将功耗降到最低。RCIC2中的抽取降低了数据速率，从而降低了后续阶段的功耗。还应注意的是，有不止一种方法可以在4点之前得到抽取。抽取4等于L/M比0.25。因此，产生0.25的L/M的任何整数组合都有效（1/4、2/8或4/16）。但是，对于最佳动态范围，应使用最简单的比率。例如，1/4比4/16有更好的性能。
抽取和插值寄存器RCIC2抽取值存储在寄存器0x90中。这是一个12位寄存器，包含抽取部分减去1。插值部分存储在寄存器0x91中。这个9位的值保持插值小于1。
比例标度
寄存器0x92包含此部分电路的缩放信息。主要功能是存储在上述各节中计算的比例值。
该寄存器的位4–0（rcic2_loud[4:0]）用于在强信号条件下包含rcic2的比例因子。这五位表示上述计算出的rcic2标量加上衰减器的任何外部信号标度。
该寄存器的位9–5（rcic2_quiet[4:0]）用于在弱信号条件下包含rcic2的比例因子。在此寄存器中，不使用外部衰减器，也不包括外部衰减器。只有上面计算的值存储在这些位中。
该寄存器的第10位用于指示外部指数的值。如果该位设置为低位，则每个外部指数表示AD6600中的每一步6分贝。如果该位设置为高，则每个指数表示12分贝的步进。
该寄存器的第11位用于在内部计算之前反转外部指数。对于使用递增指数来表示递增信号电平的增益测距adc，该位应设置为高。对于使用递减指数表示递增信号电平的增益测距adc，该位应设置为低位。
在不需要RCIC2特性的应用中，可以将L/M比率设置为1/1。这有效地绕过了RCIC2的所有电路，除了仍然有效的缩放。
五阶cic滤波器
第三个信号处理阶段cic5实现了比rcic2更尖锐的固定系数抽取滤波器。此筛选器的输入速率为fsamp2。最大输入速率由下式给出。对于分集信道实际输入模式，NCH等于2；否则NCH等于1。为了满足这个方程，可以增加mrcic2、降低nch或增加fclk（参考分数率输入定时在输入定时部分中描述）。
抽取率mcic5可编程为2到32（所有整数值）。滤波器的频率响应由以下方程给出。cic5的增益和通带衰减应该用这些方程来计算。这两个参数都可以在循环贷款阶段得到补偿。
比例因子scic5是介于0和20。它用于控制数据以6db增量衰减到cic5级。为获得最佳动态范围，应将SCIC5设置为可能的最小值（最低衰减），而不产生溢出条件。这可以使用以下方程式安全地实现，其中olrcic2是该滤波器级输入满标度的最大部分。该值从RCIC2阶段输出，然后通过管道连接到CIC5。
这个阶段的输出速率由下式给出：
CIC5拒绝
表四示出了可用各种抽取率和别名拒绝规范来保护的以时钟速率百分比表示的带宽量。当RCIC2减少1时，输入到CIC5的最大速率为80 MHz。如表三所示，这些是cic5的一半带宽特性。请注意，cic5阶段可以保护更宽的频带，以防任何给定的拒绝。
ram系数滤波器
最后的信号处理阶段是具有可编程系数的抽取滤波器的乘积之和。简化的框图如图31所示。数据存储器i-ram和q-ram以20位分辨率存储来自前一滤波级的160个最新复杂样本。系数存储器cmem以20位分辨率存储多达256个系数。在每个clk循环中，使用相同的系数计算i的一个抽头和q的一个抽头。RCF输出由24位数据位组成。
循环贷款抽取登记册
每一个RCF通道都可以用来降低数据速率。抽取寄存器是一个8位寄存器，可以从1抽取到256。循环贷款抽取以MRCF–1的形式存储在0xa0中。循环贷款的输入利率为fsamp5。
循环贷款抽取阶段
RCF抽取阶段可用于同步芯片内的多个滤波器。当在ad6634中使用多个信道来实现多相滤波器时，这非常有用，允许多个滤波器的资源并行。在这种应用中，两个循环贷款过滤器将处理来自cic5的相同数据。然而，每个滤波器将被延迟一半的抽取率，从而在两个一半之间产生180度的相位差。AD6634滤波器通道使用存储在此寄存器中的值来预加载RCF计数器。因此，不是从0开始，而是用这个值加载计数器，从而在处理中创建一个偏移量，该偏移量应等于所需的处理延迟。此数据以8位数字的形式存储在0xA1中。
RCF滤波器长度
此滤波器可计算的最大抽头数nTaps由下式给出。值ntaps–1写入AD6634中地址0xA2处的通道寄存器。
rcf系数位于地址0x00到0x7f中，并被解释为20位2的补码。在写入系数ram时，较低的地址将乘以来自cic5的相对较旧的数据，较高的系数地址将乘以来自cic5的相对较新的数据。系数不必是对称的，系数长度ntaps可以是偶数或奇数。如果系数是对称的，则脉冲响应的两边必须写入系数ram中。
虽然系数的基本存储器只有128个字长，但实际长度是256个字长。有两页，每一页128字。页面由0xA4的第8位选择。尽管这些数据必须以页的形式写入，但内部核心处理的筛选器超过128个taps的长度。因此，数据ram的全长可用作滤波器长度（160抽头）。
循环贷款将来自cic5的数据存储到一个160×40的ram中。
160 x 20分配给i数据，160 x 20分配给q数据。rcf使用ram作为循环缓冲区，因此很难知道特定数据元素存储在哪个地址。
当触发rcf以计算滤波器输出时，它首先将数据ram中的最旧值乘以第一个系数，该系数由rcf系数偏移寄存器（0xa3）指示。该值与较新数据字的乘积乘以系数ram中的后续位置累加，直到达到系数地址rcfoff+ntaps–1。
循环贷款系数偏移寄存器可用于两个目的。此寄存器的主要目的是允许将多个筛选器加载到内存中，并通过更改偏移量作为快速筛选器更改的指针进行选择。该寄存器的另一个用途是构成符号定时调整的一部分。如果期望的滤波器长度在末端用零填充，则可以调整起始点以在参考高速时钟计算滤波器时形成轻微延迟。这允许游标调整符号计时。课程调整可以在循环贷款抽取阶段进行。
该滤波器的输出速率由cic5级和mrcf的输出速率决定：
循环贷款输出比例因子和控制寄存器寄存器0xA4是一个复合寄存器，用于配置RCF寄存器的几个方面。位3–0用于设置定点输出模式的刻度。该标度值还可用于结合该寄存器的位6来设置浮点输出。
位4和5决定输出模式。模式00将芯片设置为定点模式。位数由并行或链路端口配置决定。
模式01选择浮点模式8+4。在这种模式下，8位尾数后跟4位指数。在模式1x（x不重要）中，模式是12+4，或12位尾数和4位指数。
通常，AD6634将确定优化数值精度的指数值。但是，如果设置了位6，则使用存储在位3–0中的值来缩放输出。这可确保在可能保证可预测输出范围的条件下保持一致的缩放和精度。如果位3–0由rcf标度表示，则标度因数（单位：db）由下式给出：
对于0级循环贷款，比例因子等于-18.06分贝；对于15级循环贷款，比例因子等于72.25分贝。
如果设置了位7，则实输出和虚输出（i和q）将使用相同的指数。使用的指数将是以牺牲小信号精度为代价防止数字溢出的指数。然而，这很少是一个问题，因为不管使用的指数是多少，小数字都表示0。
位8是用于寄存器编程的循环贷款银行选择位。当该位为0时，选择128的最低块（抽头0到127）。高时，选择最高的块（轻触128到255）。需要注意的是，虽然芯片是计算滤波器，但是TAP 127与128相邻，并且没有分页问题。
位9选择每个循环贷款的输入来源。如果位9清除，则循环贷款输入来自通常与循环贷款相关联的CIC5。但是，如果设置了位，则输入来自cic5信道1。唯一的例外是通道1，它使用cic5通道0的输出作为其备用通道。使用此功能，每个RCF可以对其自己的信道数据进行操作或与信道1的RCF配对。信道1的rcf也可以与信道0配对。该控制位用于多相分布式滤波。
如果位10清除，则AD6634信道在正常模式下工作。
但是，如果设置了位10，则RCF被旁路至信道BIST。有关更多详细信息，请参阅BIST（内置自检）部分。
插值半带滤波器
AD6634具有两个内插半带有限脉冲响应滤波器，紧跟在两个数字AGC之前，并跟随四个RCF通道输出。每个内插半带从前面的rcf接收16位i和16位q数据，并向agc输出16位i和16位q。半带和agc独立工作，因此可以绕过agc，在这种情况下，半带的输出直接发送到输出数据端口。半频段也独立工作，可以启用或禁用。半带A的控制寄存器位于地址0x08，半带B的控制寄存器位于地址0x09。
半带滤波器还执行在实际功能之前从各种rcf信道输出交错数据的功能。
插值。即使绕过了半带滤波器的实际功能，也允许这种数据交错。此功能允许在AD6634上使用多个信道（实现多相滤波器）来处理单个载波。使用RCF相位抽取或信道的启动保持计数器对信道进行适当相位调整。例如，如果使用ad6634的两个信道来处理一个cdma2000载波，则两个信道的rcf滤波器应为180°异相。这可以通过使用rcf相位抽取或适当的起始延迟计数器，然后是适当的nco相位偏移来实现。
半波段A可以收听所有四个频道：0、1、2和3；频道0和1；或仅收听频道0。半波段B可以收听2和3频道，或者只能收听2频道。每个半带交错其控制寄存器中指定的信道，并对来自这些信道的组合数据进行2次插值。对于以两倍芯片速率运行的一个信道，半频带可用于以43芯片速率输出信道数据。
关于片速率，插值半带fir的频率响应如图32所示。
自动增益控制
AD6634配备了两个独立的自动增益控制（AGC）回路，用于与RAKE接收器直接接口。每个agc电路的范围为96db。重要的是，agc之前的ad6634的抽取滤波器拒绝不需要的信号，以便每个agc环路仅在感兴趣的载波上工作，并且其他频率的载波不影响环路的测距。
AGC将内插半带滤波器的23位复杂输出压缩为4–8、10、12或16位的可编程字大小。由于来自较低比特的小信号通过增加增益被推入较高比特，因此较低比特的削波不会损害感兴趣信号的信噪比。agc在输出端保持恒定的平均功率，而不受感兴趣信号电平的影响，允许在信号的动态范围超过输出分辨率的动态范围的环境中工作。
agc和内插滤波器没有绑定在一起，任何一个（或两者）都可以在没有另一个的情况下进行选择。如果需要，可以通过设置agc控制字的位0绕过agc部分。当被旁路时，i/q数据仍然被剪裁成所需的比特数，并且可以通过agc增益乘法器提供恒定增益。
agc函数引入的误差有三个来源：下溢、溢出和调制。下溢是由输出范围以下的位截断引起的。溢出是由输出信号超出输出范围时的剪辑错误引起的。在接收数据的过程中，当输出增益变化时，会发生调制错误。
应根据信号的概率密度函数设置所需的信号电平，以平衡由于下溢和溢出引起的误差。应设置环路滤波器的增益和阻尼值，使agc足够快，以跟踪可能导致过多下溢或溢出的信号的长期振幅变化，但足够慢，以避免由于信号调制而导致过多的振幅信息丢失。
自动增益控制回路
agc回路采用对数线性结构。它包含四个基本操作：功率计算、误差计算、环路滤波和增益倍增。
agc可以配置为在两种模式中的一种运行：期望信号电平模式或由agc控制字（0x0a，0x12）的位4设置的期望限幅电平模式。agc根据所选择的操作模式，根据与给定期望信号电平或期望限幅电平的距离来调整输入数据的增益。提供到agc环路的两条数据路径：一条在剪裁电路之前，一条在剪裁电路之后，如图33所示。对于所需的信号电平模式，仅使用剪辑之前的I/Q路径。对于所需的削波电平模式，使用削波电路前后的i/q信号的差。
期望信号电平模式
在这种操作模式下，AGC努力将输出信号保持在可编程设定的水平。通过在AGC控制字（0x0A，0x12）的位4中输入0值来选择此操作模式。首先，循环通过对i和q进行平方运算并将其相加来确定输入的复杂数据信号的平方（或幂）。此操作在指数域中使用2x（2的幂）实现。
AGC回路有一个平均阻塞和致命阻塞。这种平均和抽取运算发生在幂样本上，并且在平方根运算之前。此程序块可编程为平均1-16384个功率样本，而Decimate部分可编程为每1-4096个样本更新一次AGC。平均运算的限制是平均功率样本的数目应该是抽取值的倍数（1、2、3或4倍）。
平均和抽取有效地意味着agc可以在1-16384个输出样本的平均功率上运行。选择每1-4096个样本更新一次agc并以平均功率运行有助于实现具有慢时间常数的环路滤波器，其中agc误差收敛缓慢，并且进行不频繁的增益调整。在用户希望在数据帧（或符号流）上保持增益缩放恒定的情况下，它也很有用。
由于对平均样本数的限制是抽取值的倍数，因此仅对倍数1、2、3或4进行编程。这个数字在0x10和0x18寄存器的位1、0中编程。然后，这些平均样本用可编程为1到4096的抽取率进行抽取。这个抽取率在12位寄存器0x11和0x19中定义。
平均运算和抽取运算被捆绑在一起，并使用一阶cic滤波器和一些fifo寄存器来实现。与cic滤波器相关联的增益和比特增长取决于抽取率。为了补偿与这些操作相关联的增益，在cic滤波器之前提供衰减缩放。
这种缩放操作解释了与平均操作相关的除法以及cic滤波器中的传统比特增长。由于此缩放是作为位移位操作实现的，因此只能进行粗略缩放。在稍后解释的请求级别中，fine scale被实现为一个偏移量。衰减标度scic可使用0x10和0x18寄存器的四位从0到14进行编程，并由以下给出：
其中，mcic是抽取率（1–4096），navg是编程为抽取率倍数（1、2、3或4）的平均样本数。
例如，如果抽取比mcic为1000，而navg选择为3（抽取1000个样本，平均3000个样本），则平均和抽取产生的实际增益为3000或69.54 db（=log2（3000））。由于衰减是作为位移操作来实现的，因此仅可能是6.02db衰减的倍数。在这种情况下，scic是12，相当于72.24db。这样，scic标度总是衰减到足以补偿平均和相减部分的增益变化，从而防止agc环路中的溢出。同样明显的是，cic标度会导致高达6.02db的增益误差（cic引起的增益和提供的衰减之间的差异）。此错误应在请求信号电平中补偿，如下所述。
对基数2的对数应用于“平均”和“抽取”部分的输出。这些抽取的功率样本（在对数域）通过应用平方根转换为均方根信号样本。这个平方根是用一个简单的移位操作实现的。这样获得的rms样本从寄存器（0x0b，0x14）中指定的请求信号电平r中减去，留下一个由环路滤波器g（z）处理的错误项。
用户根据所需的输出信号电平设置该可编程请求信号电平r。请求信号电平r以0.094db的步进从-0db编程到-23.99db。如前所述，请求信号电平还应补偿由于cic缩放而产生的错误（如果有）。因此，请求信号电平被cic中诱导的误差量所偏移，由：
其中偏移量以db为单位。继续上一个示例，该偏移量由给出，偏移量=72.24–69.54=2.7 dB。请求信号电平由下式给出：
其中r是请求信号电平，dsl（期望信号电平）是用户期望的输出信号电平。在前面的例子中，如果所需的信号电平为-13.8db，则请求电平r被编程为-16.54db。
agc提供可编程的二阶环路滤波器。可编程参数增益k和极点p完全定义了环路滤波器的特性。减去请求信号电平后的误差项由环路滤波器g（z）处理。二阶环路滤波器的开环极点分别为1和p。环路滤波器参数极点p和增益k允许调整确定计算峰均比窗口的滤波器时间常数。
滤波器的开环传递函数（包括增益参数）如下所示：
如果agc配置正确（根据请求电平中的偏移量），则除滤波器增益k外没有增益。在这种情况下，agc环路的闭环表达式是可能的，并由下式给出：
增益参数k和极点p可通过寄存器（agc信道a和b分别为0x0e和0x0f）以0.0039为步进，使用8位表示从0到0.996进行编程。虽然用户定义了开环极点p和增益k，但它们将直接影响闭环极点的位置和滤波器特性。这些闭环极点p1，p2是上述闭环传递函数分母的根，由下式给出：
通常，agc环路的性能是根据其时间常数或稳定时间来定义的。在这种情况下，闭环极点应设置为满足agc回路所需的时间常数。时间常数和闭环极点之间的下列关系可用于此目的。
其中τ1,2是对应于极点p1，2的时间常数。时间常数也可以从下面给出的沉降时间中导出：
mcic（cic抽取从1到4096），用户应选择稳定时间或时间常数。采样率是所有进入agc/半带内插滤波器的交织信道的组合采样率。如果使用两个信道以2码片速率处理一个umts载波，则每个信道以3.84mhz工作，并且进入半带内插滤波器的组合采样速率为7.68msps。如果绕过半带内插滤波器，则在计算上述方程中的极点时应使用该速率。
环路滤波器输出对应于由agc更新的信号增益。由于环路滤波器的所有计算都在采样的对数域（以2为底）内完成，因此信号增益是使用环路滤波器输出的指数（2的幂）生成的。
增益乘法器给出输入agc部分的i和q数据的信号增益的乘积。该信号增益被用作粗略的4位缩放，然后是精细的8位乘法器。因此，以0.024db的步进，所施加的信号增益在0db到96.296db之间。信号增益的初始值可分别使用agc a和agc b的寄存器0x0d和0x15进行编程。
增益倍增器的乘积，即agc标度输出，具有19位表示。它们依次用作i和q，用于计算功率和agc误差，并进行环路滤波以产生下一组样本的信号增益。可以使用agc控制字（0x0a，0x12）将这些agc标度输出编程为具有4、5、6、7、8、10、12或16位宽度。如方框图所示，使用剪裁电路将agc缩放输出截断为所需的比特宽度。
开环增益设置
如果滤波器增益k在与误差项相乘期间仅占用一个lsb或0.0039，则可截断高达6.02db的误差。这种截断是由于较低的比特宽度可用-
能够在AGC回路中工作。如果滤波器增益k为最大值，则截断误差小于0.094db（相当于误差项表示的1lsb）。通常，小的滤波器增益用于实现大的时间常数环（或慢环），但在这种情况下，它会导致大的误差未被检测到。由于这一特点，设计者建议如果用户想要慢agc环路，他们使用相当高的滤波器增益k值，然后使用cic抽取来实现慢环路。这样，与常规小增益环路滤波器的小而频繁的增益变化相比，agc环路将产生大而不频繁的增益变化。然而，尽管agc环路会产生较大的不频繁增益变化，但仍然会获得一个缓慢的时间常数，并且误差的截断较小。
平均样本设置
尽管很难精确地表示平均采样数的影响，但直觉地认为它对agc环路攻击信号电平突然增加或峰值的方式具有平滑效果。如果使用四个样本的平均值，agc将比不使用平均值更缓慢地攻击信号电平的突然增加。这同样适用于agc攻击信号电平突然下降的方式。
所需的剪辑级别模式
如前所述，可以对每个agc进行配置，使得环路锁定到期望的削波电平或期望的信号电平。可通过设置单个AGC控制字（0x0A、0x12）的位4来选择所需的削波电平模式。对于倾向于超过峰均比界限的信号，所需的削波电平选项允许一种避免截断这些信号的方法，并且仍然提供快速攻击并稳定到所需输出电平的agc。此操作模式的信号路径在功能框图中用断掉的箭头表示，并且该操作类似于所需的信号电平模式。
首先，来自增益乘法器的数据被截断为由agc控制字设置的较低分辨率（4、5、6、7、8、10、12或16位）。产生一个误差项（i和q），它是截断前后信号之间的差。该项被传递到复平方幅度块，用于平均和抽取更新样本，并取其平方根以在所需信号电平模式下找到均方根样本。代替请求所需的信号电平，减去所需的削波电平，留下由二阶环路滤波器处理的误差项。其余回路的工作方式与所需的信号电平模式相同。这样计算截断误差，agc回路保持恒定的截断误差水平。
除了agc控制字的位4之外，与所需信号电平模式相比，唯一的寄存器设置变化是所需的削波电平存储在agc所需电平寄存器（0x0c，0x15）中，而不是请求信号电平（如所需信号电平模式中）。
同步
在agc输出连接到rake接收机的情况下，rake接收机可以同步平均和更新部分，以更新agc误差计算和环路滤波的平均功率。该外部同步信号将agc变化同步到rake接收机，并确保agc增益字不会在符号周期内变化，从而更准确地估计。这种同步可以通过设置agc控制寄存器的适当位来实现。
当通道从休眠状态出来时，它加载AGC保持计数器值并开始倒计时，由主时钟计时。当该计数器为零时，agc的cic滤波器开始抽取，并基于cic抽取值集更新agc环路滤波器。
此外，每当用户想要同步新的更新样本的抽取开始时，可以在agc保持计数器（0x0b，0x13）中设置适当的保持值，并且设置agc控制字中的sync now位（位3）。在设置该位时，保持计数器值被倒计时，并且cic被抽取的值在计数为零时更新。
在更新新值的同时，如果设置了agc控制字的init on sync位（位2），则可以重置cic滤波器累加器。除非设置了AGC控制字的第一个仅同步位（位1），否则每个同步将启动一个新的同步信号。如果未设置该位，则等待计数器再次加载等待寄存器中的值，以倒计时并重复相同的过程。这些附加特性使agc同步更加灵活，适用于各种情况。
地址0x0a–0x11已保留用于配置AGC
A和地址0x12–0x19已预留用于配置AGC B。寄存器规格在“输出端口控制寄存器的内存映射”部分中详细说明。
