特征：12/16位分辨率和单调性；电流输出范围：4毫安至20毫安，0毫安至20毫安，或0毫安至24毫安；典型总未调整误差（TUE）的±0.01%FSR；±3ppm/℃典型输出漂移；灵活的串行数字接口；片上输出故障检测；片上基准（最大10 ppm/℃）；输出电流异步清除功能的反馈/监视；电源（AVDD）范围；10.8伏至40伏；AD5410arez/AD5420arez；10.8伏至60伏；AD5410ACPZ/AD5420ACPZ；输出回路符合AVDD-2.5 V；温度范围：-40°C至+85°C；24铅TSSOP和40铅LFCSP包。
应用：过程控制；执行器控制；PLC；哈特网络连接。
一般说明
AD5410/AD5420是低成本、高精度、完全集成的12/16位转换器，提供可编程电流源输出，旨在满足工业过程控制应用的要求。输出电流范围可编程为4毫安至20毫安、0毫安至20毫安或0毫安至24毫安的超量程功能。输出开路保护。设备在10.8 V至60 V的电源（AVDD）范围内工作。输出回路符合性为0 V至2.5 V。灵活的串行接口与spi、microwire™、qspi™和dsp兼容，并可在3线模式下操作，以最小化隔离应用中所需的数字隔离。该设备还包括上电复位功能，确保设备在已知状态下通电，以及将输出设置为所选电流范围低端的异步清除引脚。未经调整的总误差通常为±0.01%fsr。
配套产品
哈特调制解调器：AD5700、AD5700-1
术语
相对精度或积分非线性（inl）对于dac，相对精度或积分非线性（inl）是对通过dac传递函数端点的直线的最大偏差（单位为%fsr）的测量。典型的inl与代码图如图7所示。
微分非线性（DNL）
差分非线性（dnl）是任意两个相邻码的测量变化与理想1lsb变化之间的差分。指定的最大值为±1 lsb的微分非线性确保了单调性。设计上保证了该dac的单调性。典型的DNL与代码图如图8所示。
未调整总误差（周二）
总未调整误差（tue）是一种测量输出误差的方法，它考虑了各种误差，即输入误差、偏移误差、增益误差、输出漂移、电源和温度。TUE以%fsr表示。典型的TUE与代码图如图9所示。
单调性
如果输出增加或保持不变以增加数字输入码，则dac是单调的。AD5410/AD5420在其整个工作温度范围内是单调的。
满标度误差
满标度误差是将满标度代码加载到数据寄存器时输出误差的度量。理想情况下，输出应为满标度-1 LSB。满标度误差表示为满标度范围的百分比（fsr）。
满标度误差温度系数（tc）这是一种测量满标度误差随温度变化的方法。满标度误差tc用ppm fsr/℃表示。
增益误差
这是对DAC量程误差的测量。它是dac传输特性的斜率与理想值的偏差，用%fsr表示。增益误差与温度的关系图如图15所示。
增益误差温度系数（tc）这是一种测量增益误差随温度变化的方法。增益误差tc用ppm fsr/℃表示。
电流环顺应电压
这是I引脚的最大电压，其输出电流等于编程值。出电源抑制比psrr指示dac的输出如何受电源电压变化的影响。
电压参考温度系数（tc）电压基准tc是测量基准输出电压随温度变化的一种方法。电压基准tc使用box方法计算，该方法将tc定义为给定温度范围内基准输出的最大变化，用ppm/℃表示，如下所示：
VRefMax是在整个温度范围内测量的最大参考输出。
V重组蛋白是在整个温度范围内测量的最小参考输出。
V副刊是标称参考输出电压，5 V。
温度变化是指定的温度范围，-40°C至+85°C。
参考负载调节
负载调节是指由于负载电流的特定变化而引起的参考输出电压的变化。以ppm/ma表示。
操作理论
AD5410/AD5420是为满足工业过程控制应用要求而设计的精密数字-电流回路输出转换器。它们为产生电流环输出提供了高精度、全集成、低成本的单片机解决方案。可用电流范围为0毫安至20毫安、0毫安至24毫安和4毫安至20毫安。用户可通过控制寄存器选择所需的输出配置。
建筑学
AD5410/AD5420的DAC核心架构由两个匹配的DAC部分组成。简化的电路图如图37所示。12位或16位数据字的四个msb被解码以驱动15个交换机，e1到e15。每个开关都将15个匹配电阻中的一个连接到接地或参考缓冲器输出。数据字驱动开关s0至开关s7或开关s0至开关s11的剩余8/12位为8/12位电压模式r-2r梯形网络。
从DAC核心输出的电压被转换成电流（见图38），然后被镜像到供电轨，这样应用程序就可以看到电流源相对于地的输出。
串行接口
AD5410/AD5420由一个多功能的3线串行接口控制，该接口以高达30兆赫的时钟频率工作。它们与spi、qspi、microwire和dsp标准兼容。
输入移位寄存器
输入移位寄存器为24位宽。在串行时钟输入sclk的控制下，数据首先作为24位字加载到设备msb中。数据被记录在SCLK的上升沿上。输入移位寄存器由8个地址位和16个数据位组成，如表6所示。24位字无条件地锁存在锁存器的上升沿上。不管锁存器的状态如何，数据都将继续计时。在锁存的上升沿上，输入移位寄存器中存在的数据被锁存；也就是说，在锁存上升沿之前要被锁存的最后24位是被锁存的数据。此操作的时序图如图2所示。
独立操作
串行接口与连续和非连续sclk一起工作。只有在对正确数量的数据位进行计时后，锁存器处于高位时，才能使用连续SCLK源。在门控时钟模式下，必须使用包含确切时钟周期数的突发时钟，并且必须在最后一个时钟之后将锁存器取高以锁存数据。在数据字的msb中计时的sclk的第一个上升沿标记写入周期的开始。在锁闩被调高之前，必须对SCLK施加24个上升时钟边缘。如果闩锁在24上升SCLK边缘之前处于高位，则写入的数据无效。如果在闩锁变高之前应用了超过24个上升SCLK边缘，则输入数据也无效。
菊花链操作
对于包含多个设备的系统，可以使用SDO管脚将多个设备串接在一起，如图39所示。这种菊花链模式可用于系统诊断和减少串行接口线的数量。通过设置控制寄存器的dcen位启用菊花链模式。在数据字的msb中计时的sclk的第一个上升沿标记写入周期的开始。SCLK连续应用于输入移位寄存器。如果应用了超过24个时钟脉冲，则数据会从输入移位寄存器中波动出来，并出现在SDO线上。此数据已在上一个SCLK下降沿上计时，在SCLK上升沿上有效。通过将第一个设备的sdo连接到链中下一个设备的sdin输入，构造了一个多设备接口。系统中的每个设备需要24个时钟脉冲。
因此，时钟周期的总数必须等于24×n，其中n是链中AD5410/AD5420设备的总数。当到所有设备的串行传输完成时，锁存器处于高位。这将锁定菊花链中每个设备中的输入数据。串行时钟可以是连续时钟或门控时钟。
只有在正确的时钟周期数之后，锁存器处于高位时，才能使用连续SCLK源。在门控时钟模式下，必须使用包含确切时钟周期数的突发时钟，并且必须在最后一个时钟之后将锁存器取高以锁存数据。时序图见图4。
回读操作
当写入输入移位寄存器时，通过设置地址字节和读取地址来调用回读模式，如表9和表8所示。对AD5410/AD5420的下一次写入应该是一个NOP命令，该命令从先前寻址的寄存器中时钟输出数据，如图3所示。默认情况下，SDO管脚被禁用。在为读取操作对ad5410/ad5420进行寻址之后，锁存器上的上升沿使sdo pin能够预期数据被打卡。数据在sdo上打卡后，锁存器上的上升沿再次禁用（三态）sdo管脚。例如，要读回数据寄存器，应执行以下顺序：
1、将0x020001写入AD5410/AD5420输入移位寄存器。这将在选定数据寄存器的情况下为读取模式配置部件。
2、接下来是第二次写入，一个nop条件，0x000000。在写入过程中，来自数据寄存器的数据在SDO线上计时。
通电状态
当AD5410/AD5420通电时，通电复位电路确保所有寄存器加载零代码。因此，输出被禁用（三态）。此外，通电后，读取内部校准寄存器，并将数据应用于内部校准电路。为了可靠的读取操作，当DVCC电源通电触发读取事件时，AV电源上必须有足够的电压。在avdd电源至少达到5v后接通dvcc电源，可以确保这一点。如果dvcc和avdd同时通电，则电源的通电速率应大于，通常为5000伏/秒。如果启用了内部DVCC，则电源应以高于通常2000 V/sec的速率通电。如果无法实现，只需在通电后向AD5410/AD5420发出重置命令。这将执行通电复位事件，读取校准寄存器并确保AD5410/AD5420的指定操作。为了确保正确的校准并允许内部参考稳定到其正确的微调值，在成功通电复位后，应允许40微秒。
传递函数
对于0毫安至20毫安、0毫安至24毫安和4毫安至20毫安的电流输出范围，输出电流分别表示为：
数据寄存器
通过将输入移位寄存器的地址字节设置为0x01来寻址数据寄存器。要写入数据寄存器的数据分别输入AD5410的位置DB15到位置DB4和AD5420的位置DB15到位置DB0。
控制寄存器
通过将输入移位寄存器的地址字节设置为0x55来寻址控制寄存器。写入控制寄存器的数据输入位置DB15到位置DB0。
复位寄存器
复位寄存器通过将输入移位寄存器的地址字节设置为0x56来寻址。复位寄存器在位置db0处包含一个复位位。将逻辑写入高位执行复位操作，将部件恢复到通电状态。
状态寄存器
状态寄存器是只读寄存器。状态寄存器位功能。
AD5410/AD5420功能
故障报警
AD5410/AD5420配有一个故障引脚，该引脚是一个开路漏极输出，允许多个AD5410/AD5420设备连接到一个上拉电阻器以进行全局故障检测。故障引脚被下列任一故障情况强制激活：
（1）、由于开环电路或电源电压不足，IOUT电压试图升高到符合范围以上。输出电流由PMOS晶体管和内部放大器控制，如图38所示。开发故障输出的内部电路避免使用具有窗口限制的比较器，因为这需要在故障输出变为活动之前出现实际输出错误。相反，当输出级的内部放大器的剩余驱动能力小于约1v时（当输出pmos晶体管的栅极接近接地时），产生信号。因此，在达到符合性极限之前，故障输出稍微激活。由于比较是在输出放大器的反馈回路中进行的，因此输出精度由其开环增益保持，并且在故障输出变为激活之前不会发生输出误差。
（2）、如果AD5410/AD5420的堆芯温度超过大约150°C。状态寄存器的iout fault和overtemp位与fault pin一起使用，以通知用户故障状况导致故障管脚被断言。
异步清除（清除）
清除是一个激活的高清除，清除电流输出到其编程范围的底部。必须在最短时间内保持清高，以完成操作。当清除信号返回低时，输出保持在清除值。预清零值可以通过脉冲锁存信号低而不计时任何数据来恢复。在清除引脚返回低位之前，无法对新值进行编程。
内部参考
AD5410/AD5420包含一个集成的+5 V电压基准，初始精度最大为±5 mV，温度漂移系数最大为10 ppm/℃。参考电压是缓冲的，外部可供系统内其他地方使用。
外部电流设置电阻器
在图38中，rset是作为电压-电流转换电路的一部分的内部感测电阻器。输出电流过温的稳定性取决于rset值的稳定性。AD5410/AD5420的RSET引脚与接地之间可以连接一个外部精度为15 kΩ的低漂移电阻器；这改善了AD5410/AD5420的总体性能。外部电阻通过控制寄存器选择。
数字电源
默认情况下，DVCC引脚接受2.7 V至5.5 V的电源。或者，通过DVCC选择引脚，可以在DVCC引脚上输出内部4.5 V电源，用作系统中其他设备的数字电源或用作上拉电阻器的终端。这种设备的优点是不必将数字电源带过隔离栅。通过保持DV选择管脚未连接，启用内部电源。要禁用内部电源，DVCC选择应绑定到0 V。DVCC能够提供高达5毫安的电流。
外部增压功能
如图41所示，增加一个外部升压晶体管，通过减小片上输出晶体管中的电流（除以外部电路的电流增益），减少了在AD5410/AD5420中耗散的功率。可以使用击穿电压bvceo大于40v的分立npn晶体管。
外部升压能力允许AD5410/AD5420在电源电压、负载电流和温度范围的极端情况下使用。boost晶体管还可用于减少零件中温度引起的漂移量。这使得片上电压基准的温度感应漂移最小化，从而提高了漂移和线性度。
哈特通信
AD5410/AD5420包含一个CAP2引脚，可将一个哈特信号耦合到该引脚中。如果输出已启用，则当前输出上会出现哈特信号。要获得1毫安的峰-峰电流，CAP2引脚处的信号幅度必须为48毫伏峰-峰。假设调制解调器输出振幅为500毫伏峰对峰，则其输出必须衰减500/48=10.42。如果使用该电压，电流输出应符合哈特振幅规格。图42显示了哈特信号衰减和耦合的推荐电路。
在确定电容器的绝对值时，请确保从调制解调器输出的fsk未失真。因此，呈现给调制解调器输出信号的带宽必须通过1200赫兹和2200赫兹的频率。推荐值为C1=2.2nF和C2=22nF。为了满足hart的模拟变化率要求，必须对输出的转换率进行数字控制。
数字回转率控制
AD5410/AD5420的转换速率控制特性允许用户控制输出电流变化的速率。在禁用转换速率控制功能的情况下，输出电流在10微秒内以大约16毫安的速率变化。这随负载情况而变化。要降低回转率，请启用回转率控制功能。通过控制寄存器的sren位启用该功能，输出不是直接在两个值之间转换，而是以通过控制寄存器可访问的两个参数定义的速率进行数字步进。参数为sr时钟和sr步进。sr时钟定义数字转换的更新速率，sr step定义每次更新时输出值的变化量。这两个参数一起定义了输出电流的变化率。表18和表19概述了sr时钟和sr阶跃参数的值范围。图43显示了10 ms、50 ms和100 ms的斜坡时间的输出电流变化。
当回转率控制功能启用时，所有输出变化在编程的回转率下改变。如果清除引脚被断言，输出以编程的转换率转换到零刻度值。通过写入控制寄存器，输出可以在其当前值处停止。为了避免停止输出转换，在写入任何AD5410/AD5420寄存器之前，可以读取转换激活位以检查转换是否完成。任何给定值的更新时钟频率对于所有输出范围都是相同的。然而，对于给定的步长值，步长在不同的输出范围内变化，因为每个输出范围的lsb大小不同。任意输出范围满标度变化的可编程回转时间范围。通过方程式1获得的。数字转换速率控制特性导致电流输出呈阶梯状，如图47所示。图47还显示了如何通过将电容器连接到CAP1和CAP2引脚来移除阶梯，如I滤波电容器部分所述。
滤波电容器出
电容器可以放置在CAP1和AVDD、CAP2和AVDD之间，如图44所示。
如图45所示，电容器在电流输出电路上形成滤波器，降低输出电流的带宽和转换速率。图46显示了电容器对输出电流转换率的影响。为了显著降低变化率，需要非常大的电容值，这可能不适合某些应用。在这种情况下，应使用数字回转率控制特性。如图47所示，电容器可与数字转换率控制功能一起使用，作为消除数字代码增量引起的步进的方法。
输出电流反馈/监控
为了反馈或监测输出电流值，可以将一个感测电阻器与输出引脚串联，并测量其上的电压降。除了作为一个附加组件外，电阻器还增加了所需的遵从性电压。另一种方法是使用已经就位的电阻器。R3就是这样一个电阻器，它位于AD5410/AD5420的内部，如图48所示。通过测量R3Sense和Boost引脚之间的电压，输出电流的值可以计算如下：
我出=3-（2）其中：虚拟现实R3 我偏压VR3是R3感应和升压引脚之间测量的R3两端的电压降。我偏压是流过R3的恒定偏置电流，典型值为444微安。R3电阻R3的电阻值，典型值为40Ω。
R3和IBIAS的公差均为±10%，温度系数为30 ppm/℃。连接到R3Sense而不是AVDD可避免将具有较大温度系数的R3内部金属连接合并在一起，并导致较大误差。R3与环境温度的关系图见图49，R3与输出电流的关系图见图50。
为了消除由R3和IBIAS公差引起的误差，可以执行两次测量校准，如下例所示：
1、程序代码0x1000，测量IOUT和VR3。在本例中，测量值为：IOUT=1.47965毫安；VR3=79.55446毫伏；
2、程序代码0xF000，再次测量IOUT和VR3。这次的测量值是：IOUT=22.46754毫安；VR3=946.39628毫伏；
利用此信息和方程2，可生成两个联立方程，根据联立方程可计算R3和Ibias的值，如下所示：
联立方程1：
联立方程2：
从这两个方程中：
方程2变成出虚拟现实3 ：
应用程序信息
驱动电感负载
当驱动感应或定义不明确的负载时，在I和GND之间连接一个0.01μF的电容器。这确保了负载超过50mh时的稳定性。没有最大电容限制。负载的电容性成分可能会导致沉降变慢。
或者，可以将电容器从cap1和/或cap2连接到av以降低电流的转换速率。数字回转率控制特性在这种情况下也可能被证明是有用的。
暂态电压保护
AD5410/AD5420包含ESD保护二极管，可防止正常操作造成的损坏。然而，工业控制环境可以使I/O电路承受更高的瞬态。为了保护AD5410/AD5420不受过高电压瞬变的影响，可能需要外部电源二极管和浪涌电流限制电阻器，如图51所示。电阻值的限制条件是，在正常运行期间，I处的输出电平必须保持在其AV-2.5 V的电压符合限值内，并且两个保护二极管和电阻器必须具有适当的功率额定值。进一步的保护可以提供瞬态电压抑制器（tvs）或transorb。它们既可作为单向抑制器（防止正高压瞬变）也可作为双向抑制器（防止正高压瞬变和负高压瞬变），并且可用于各种隔离和击穿电压额定值。建议保护所有现场连接的节点。
布局指南
在任何精度很重要的电路中，仔细考虑电源和接地回路布局有助于确保额定性能。安装AD5410/AD5420的印刷电路板（PCB）的设计应使模拟和数字部分分开并限制在板的某些区域。如果AD5410/AD5420位于多个设备需要AGND到DGND连接的系统中，则应仅在一个点进行连接。星形接地点应尽可能靠近设备。
D5410/AD5420应具有10μF的充足电源旁路，并与每个电源上的0.1μF并联，位置应尽可能靠近封装，理想情况下应紧靠设备。10μf电容器为钽珠型。0.1μf电容器应具有低效串联电阻（esr）和低效串联电感（esi），如常见的陶瓷类型，它们在高频下提供低阻抗接地路径，以处理内部逻辑开关产生的瞬态电流。
AD5410/AD5420的电源线应使用尽可能大的迹线，以提供低阻抗路径，并减少故障对电源线的影响。时钟等快速开关信号应使用数字接地屏蔽，以避免将噪声辐射到电路板的其他部分，且不得在参考输入附近运行。在sdin和sclk线路之间布线的地线有助于减少它们之间的串扰（在具有单独接地层的多层板上不需要，但分开这些线路有助于减少串扰）。因为噪声可以耦合到DAC输出，所以必须将Refin线路上的噪声降到最低。
避免数字和模拟信号交叉。板的相对侧上的痕迹应彼此成直角。这样可以减少电路板上的馈通效应。到目前为止，微带技术是最好的方法，但在双面板上并不总是可行的。在这种技术中，电路板的组件侧专用于接地平面，信号迹线放置在焊料侧。
电隔离界面
在许多过程控制应用中，有必要在控制器和被控制单元之间提供隔离屏障，以保护和隔离控制电路，使其免受可能发生的任何危险共模电压的影响。来自Analog Devices，Inc.的Icoupler®系列产品提供超过2.5千伏的电压隔离。AD5410/AD5420的串行加载结构是隔离接口的理想结构，因为接口线的数量保持在最小值。图52显示了使用ADUM1400与AD5410/AD5420的4通道隔离接口。有关更多信息，请访问。
微处理器接口2.5
微处理器通过串行总线与AD5410/AD5420接口，串行总线使用与微控制器和DSP处理器兼容的协议。通信信道是由时钟信号、数据信号和锁存信号组成的3线（最小）接口。AD5410/AD5420需要一个24位数据字，其数据在SCLK的上升沿有效。
对于所有接口，DAC输出更新在闩锁的上升沿启动。寄存器的内容可以使用readback函数读取。
热力和供应考虑因素
AD5410/AD5420的设计最大运行速度
连接温度为125°C。重要的是，设备不能在导致连接温度超过该值的条件下运行。如果在最大AV下操作AD5410/AD5420，同时将最大电流（24毫安）直接驱动至接地，则会出现结温过高的情况。在这种情况下，应控制环境温度或降低AVDD。
在85℃的最高环境温度下，24导联的tssop能耗散1.14w，40导联的lfcsp能耗散1.21w。
为确保在将24毫安的最大电流直接输入地面（同时增加4毫安的片上电流）时，结温不超过125°C，AV应从最大额定值降低，以确保DD包不需要消耗比以前更多的能量 说明（图53和图54）
工业、哈特兼容模拟输出应用
许多工业控制应用对精确控制的电流输出信号都有要求，而AD5410/AD5420是这类应用的理想选择。图55显示了AD5410/AD5420，用于专门用于工业控制应用的输出模块的电路设计。该设计提供了一个支持hart的电流输出，具有由ad5700/ad5700-1hart调制解调器提供的hart功能，ad5700/ad5700-1hart调制解调器是业界功率最低、占地面积最小的hart兼容ic调制解调器。为了节省更多的空间，AD5700-1提供了一个0.5%精度的内部振荡器。来自AD5700的hart_-out信号被衰减，并与AD5420的cap2引脚进行交流耦合。有关此配置的更多信息，请参阅应用说明AN-1065。电路注释CN-0270中提供了将哈特信号耦合到rset引脚的另一种方法（仅适用于外部rset）。使用任何一种配置都会导致AD5700哈特调制解调器输出调制4毫安至20毫安的模拟电流，而不会影响电流的直流电平。该电路遵循HART通信基金会定义的HART物理层规范。
该模块由一个24伏的现场电源供电，直接为AV供电。对于瞬变过电压保护，瞬变电压抑制器（TV）放置在IOUT和现场电源连接上。一台24伏电视放在输入接口上，一台36伏电视放在现场电源输入上。为了增加保护，钳位二极管从IOUT引脚连接到AVDD和GND电源引脚。AD5700 Hart调制解调器的推荐外部带通滤波器包括一个150 kΩ电阻器，它将电流限制在足够低的水平，以符合本质安全要求。在这种情况下，输入具有更高的瞬态电压保护，因此，即使在最苛刻的工业环境中，也不需要额外的保护电路。
AD5410/AD5420与背板电路之间的隔离配备有ADUM1400和ADUM1200 i耦数字隔离器；有关i耦产品的更多信息，请访问。AD5410/AD5420的内部生成的数字电源为数字隔离器的场侧供电，消除了在隔离栅的场侧生成数字电源的需要。AD5410/AD5420数字电源输出提供高达5毫安的电流，这足以满足ADum1400和ADum1200在高达1兆赫的逻辑信号频率下工作时的2.8毫安要求。为了减少所需的隔离器数量，可以将clear等非重要信号连接到gnd和fault，而sdo可以保持不连接，从而将隔离器要求降低到仅3个信号。但是，这样做会禁用零件的故障警报功能。
