FDMF8704点击型号即可查看芯片规格书
X7R点击型号即可查看芯片规格书
效益
充分优化系统效率。更高的效率水平与传统的离散方法相比是可以实现的组件.与离散解决方案相比，最多节省50%的PCB空间。操作频率更高。简化系统设计和电路板布局。缩短时间组件选择和优化。
特征
7V至20V输入电压范围输出电流至32A支持1MHz开关频率内部自适应门驱动器集成肖特基二极管的低边场效应管峰值效率>90%失相停机输出禁用薄型SMD封装符合RoHS
一般说明
FDMF8704是完全优化的集成驱动程序增强版大电流同步mosfet功率级解决方案buck dc-dc应用。该设备集成了一个驱动芯片和节省空间的两个功率mosfet，mlp 8x8，56针包裹。飞兆半导体的集成方法优化整个开关功率级驱动FET动态性能、系统电感和全面解决阻力问题。包装寄生菌和与传统离散相关的问题布局解决方案大大减少。这种综合方法的结果大大节省了电路板空间，因此最大限度地扩大了占地面积功率密度。此解决方案基于Intel8482;DRMO规范。
应用
台式机和服务器VR11.x V核和非V核buck转换器。游戏机和高端的CPU/GPU动力系统桌面系统。大电流DC-DC负载点（POL）转换器。网络和电信微处理器电压调节器。小型电压调节器模块。
功能描述
FDMF8704是为同步降压变换器拓扑。单一的脉宽调制输入信号是正确驱动高压侧和低边mosfets。每个部件都能驱动速度高1MHz。低端驱动器低侧驱动器（LDRV）设计用于驱动地面参考低rds（on）n沟道mosfet。ldrv的偏差在vcin和cgnd之间内部连接。当驱动器已启用，驱动器输出与脉宽调制输入。当驱动器被禁用（DISB=0V）时，LDRV保持低位。高端驱动器高侧驱动器（HDRV）设计用于驱动浮动n沟道mosfet。高压侧驱动器的偏置电压为由自举电源电路开发，包括外部二极管和外部自举电容器（CBOOT）。期间启动，vswh保持在pgnd，允许cboot充电到vcin通过内部二极管。当脉冲宽度调制输入高，hdrv将开始对高边mosfet的栅极充电（Q1）。在这个转换过程中，电荷从cboot中移除，并且送到第一季度的大门。当Q1打开时，VSWH上升到vin，强制引导pin到vin+vc（boot），它提供为第一季度提供足够的VGS增强。完成切换循环，Q1通过将HDRV拉至VSWH关闭。
那么cboot就是当vswh降到pgnd时再充电到vcin。HDRV输出为与脉宽调制输入同相。当驱动程序被禁用时，高侧门保持在低位。自适应门驱动电路驱动芯片采用先进的设计，确保最小的mosfet死区时间，同时消除电位射穿（交叉传导）电流。它能感觉到mosfet并自适应地调整栅极驱动，以确保它们不要同时进行。相关定时波形。为了防止在从低到高的转换过程中重叠（q2关闭到q1打开），自适应电路监测LDRV引脚的电压。当PWM信号变高，一段时间后q2开始关闭传播延迟（tpdl（ldrv））。一旦LDRV销放电低于~1.2V，自适应后Q1开始开启延迟tpdh（hdrv）。在从高到低的过程中防止重叠转换（Q1关闭到Q2打开），自适应电路监视开关管脚处的电压。当脉宽调制信号变低时，Q1在传播延迟后将开始关闭（tpdl（hdrv））。一旦VSWH引脚降至~2.2V以下，q2开始在自适应延迟TPDH（LDRV）后打开。此外，vgsQ1被监控。当VGS（Q1）放电低于~1.2V时，A启动二次自适应延迟，导致q2在TPDH（LDRV）后驱动，无论软件状态如何。这个函数的实现是为了确保cboot对每个开关周期，特别是在电源转换器正在下沉电流，开关电压不低于2.2V自适应阈值。二次延时TPDH（HDRV）为长于TPDH（LDRV）。
应用程序信息供电电容器选择对于fdmf8704的电源输入（vcin），本地陶瓷建议使用旁路电容器来降低噪音和提供峰值电流。使用至少1μF、X7R或X5R电容器。将此电容器靠近FDMF8704 vcinCGND引脚。自举电路自举电路使用电荷存储电容器（cboot）以及外部肖特基二极管，一100nF、X7R或X5R电容器的自举电容为足够的。启动二极管的峰值浪涌电流额定值应为检入电路，因为这取决于等效电路整个引导电路的阻抗，包括PCB踪迹。引导二极管的尺寸必须足以承载正向充电电流。参见图14了解引导二极管平均正向电流。自举二极管必须具有低vf和低反向电流泄漏。自举二极管的击穿电压必须为大于引导到vswh的电压。印刷电路板布局指南显示了FDMF8704和关键部分。所有的大电流路径，如vin，vswh，VOUT和GND铜，应短而宽，以便更好地稳定的电流、散热和系统性能。以下是pcb设计者应该遵循的准则考虑：1.输入旁路电容器应接近车辆识别号和接地引脚帮助降低输入电流纹波分量的FDMF8704由开关操作引起的。2.VSWH铜的最小面积降低开关噪声发射。VSWH铜痕迹应也要足够宽，以适应大电流。其他信号路由应考虑诸如pwm输入和引导信号的路径小心避免噪声从vswh铜区拾取。3.输出电感位置应尽可能靠近FDMF8704，用于降低由于铜痕迹造成的功率损耗。4.抑制vswh振荡和尖峰的缓冲器电压应放置在FDMF8704附近。电阻器和电容器需要有适当的尺寸以便于功耗。5.放置引导二极管、陶瓷旁路电容器和引导电容器靠近VCIN和FDMF8704的引导引脚提供稳定的电力。布线宽度和长度也应为考虑过的6.在每个铜区域上使用多个过孔将每个过孔互连顶部、内部和底部有助于平滑电流和热量传导。过孔应相对较大且合理电感。
