AD9215点击型号即可查看芯片规格书
AD9215是一系列单片、单3V电源、10位、65/80/105MSPS模数转换器（ADC）。该系列具有高性能采样保持放大器（sha）和电压基准。AD9215采用带有输出纠错逻辑的多级差分流水线结构，以105 msps的数据速率提供10位精度，并保证在整个工作温度范围内不丢失代码。
宽带宽，真正的差分采样和保持放大器（sha）允许各种用户可选择的输入范围和偏移，包括单端应用。它适用于在连续信道中切换满标度电压电平的多路复用系统，以及在远远超过奈奎斯特速率的频率下对单信道输入进行采样。与以前可用的ADC相比，AD9215不仅节省了电源和成本，还适用于通信、成像和医学超声领域的应用。
单端时钟输入用于控制所有内部转换周期。占空比稳定器补偿时钟占空比的大变化，同时保持良好的性能。数字输出数据以二进制或二进制补码格式显示。超出范围的信号表示溢出条件，可与msb一起用于确定低溢出或高溢出。
AD9215采用先进的CMOS工艺制造，可用于28引线表面贴装塑料封装和32引线芯片级封装，并在工业温度范围-40°C至+85°C之间指定。
产品亮点
1、AD9215由一个3V电源供电，具有一个单独的数字输出驱动电源，可容纳2.5V和3.3V逻辑系列。
2、ad9215核心adc以105msps工作，功耗低120mw；80msps时，功耗为104mw；65msps时，功耗为96mw。
3、专利的SHA输入保持了高达200兆赫的输入频率的优异性能，可配置为单端或差分操作。
4、AD9215是几种引脚兼容的10位、12位和14位低功耗ADC的一部分。这允许从10位到12位的简化升级，系统最高可达80 msps。
5、时钟占空比稳定器在很宽的时钟脉冲宽度范围内保持转换器性能。
6、超出范围（或）输出位指示信号何时超出选定的输入范围。
规范的定义：
孔径延迟
孔径延迟是测量采样保持放大器（sha）性能的一种方法，从时钟输入的上升沿到保持输入信号进行转换的时间进行测量。
孔径抖动
孔径抖动是连续采样的孔径延迟变化，可以表现为输入到adc的频率相关噪声。
时钟脉冲宽度和占空比
脉冲宽度高是时钟脉冲保持逻辑1状态以达到额定性能的最小时间量。脉冲宽度低是时钟脉冲应保持在低状态的最短时间。在给定的时钟速率下，这些规范定义了可接受的时钟占空比。
微分非线性（DNL，无缺码）
理想的adc显示的代码转换正好是1 lsb间隔。dnl是这个理想值的偏差。保证在10位分辨率下没有丢失的代码表示所有1024个代码必须在所有工作范围内分别存在。
有效位数（ENOB）
对于正弦波，sinad可以用位数来表示。使用以下公式，可以获得表示为n的性能度量，有效比特数
因此，在给定的输入频率下，用于正弦波输入的设备的有效比特数可以直接从其测量的sinad计算。
增益误差
第一个代码转换应发生在负满标度以上的模拟值1/2 lsb处。最后一次转换应发生在低于正满标度的模拟值1 1/2 lsb处。增益误差是第一个和最后一个代码转换之间的实际差和第一个和最后一个代码转换之间的理想差的偏差。
积分非线性（inl）
inl是指从“负满标度”到“正满标度”绘制的线中每个单独代码的偏差。用作负满标度的点在第一个代码转换之前出现1/2 lsb。正满标度定义为超出最后一个代码转换的1 1/2 LSB级别。从每个特定代码的中间到真正的直线测量偏差。
最大转换率
进行参数测试的时钟频率。
最小转换率
最低模拟信号频率的信噪比低于保证限值不超过3分贝的时钟速率。
偏移误差
当模拟值1/2 lsb低于vin+=vin-，主进位转换应发生。零误差定义为实际过渡点与该点的偏差。
超出范围的恢复时间
超出范围恢复时间是指ADC在从正满刻度以上10%过渡到负满刻度以上10%或从负满刻度以下10%过渡到正满刻度以下10%后重新获得模拟输入所需的时间。
输出传播延迟
时钟逻辑阈值与所有位都在有效逻辑电平内的时间之间的延迟。
电源抑制
规范显示了从供应处于最小极限时的值到该值的满标度最大变化供应处于最大限度。
信噪比
sinad是测量输入信号的均方根值与奈奎斯特频率以下所有其他谱分量的均方根和之比，包括谐波，但不包括直流电。sinad的值以分贝表示。
snr是测量输入信号的rms值与nyquist频率以下所有其他频谱分量的rms和的比值，不包括前六次谐波和直流电。信噪比用分贝表示。
无杂散动态范围（SFDR）
sfdr是输入信号和峰值杂散信号的均方根振幅之间的分贝差。
温度漂移
零误差和增益误差的温度漂移规定了从初始（25°C）值到tmin或tmax。
总谐波失真（THD）
thd是前六个谐波分量的均方根和测量输入信号的均方根值之比，用百分比或分贝表示。
双音SFDR
任一输入音的均方根值与峰值杂散分量的均方根值之比。峰值杂散分量可以是imd产品，也可以不是imd产品。它可以在dbc（即，随着信号电平降低而降低）或dbfs（始终与转换器满标度相关）中报告。
应用AD9215操作理论
AD9215体系结构由前端SHA和流水线开关电容ADC组成。每个阶段都提供足够的重叠，以更正前面阶段中的闪存错误。在数字校正逻辑中，来自每个级的量化输出被组合成最终的10位结果。流水线架构允许第一个阶段对新的输入样本进行操作，而其余阶段对前面的样本进行操作。采样发生在时钟的上升沿。
输入级包含差分sha，该sha可以配置为差分或单端模式下的ac耦合或dc耦合。管道的每一级，不包括最后一级，由一个连接到开关电容DAC和级间剩余放大器（MDAC）的低分辨率闪存ADC组成。剩余放大器放大重建的dac输出和下一级流水线中的flash输入之间的差异。在每个阶段中都使用冗余，以便于对flash错误进行数字校正。
输出暂存块对齐数据，执行错误更正，并将数据传递到输出缓冲区。输出缓冲器由单独的电源供电，允许调整输出电压摆动。在断电期间，输出缓冲器进入高阻抗状态。
模拟输入和参考概述
AD9215的模拟输入是差分开关电容器SHA，该SHA在处理差分输入信号时设计为最佳性能。SHA输入可以支持广泛的共模范围并保持良好的性能，如图31所示。中间电源的输入共模电压使信号相关误差最小化，并提供最佳性能。时钟信号交替地在采样模式和保持模式之间切换sha（见图30）。当SHA切换到采样模式时，信号源必须能够在半个时钟周期内为采样电容器充电并稳定下来。与每个输入串联的小电阻有助于降低驱动源输出级所需的峰值瞬态电流。此外，可以在输入端放置一个小的并联电容器，以提供动态充电电流。这个无源网络在adc的输入端创建一个低通滤波器；因此，精确值取决于应用程序。在欠采样应用中，应移除任何并联电容器。结合驱动源阻抗，它们将限制输入带宽。
AD9215的模拟输入没有内部直流偏置。在交流耦合应用中，用户必须在外部提供这种偏压。建议V=AVDD/2以获得最佳性能，但设备的功能范围更广，性能合理（见图31）。
为了获得最佳的动态性能，驱动vin+和vin-的源阻抗应该匹配，以便共模调节误差是对称的。这些误差通过adc的共模抑制而减小。
内部差分参考缓冲器分别产生正参考电压和负参考电压reft和refb，它们定义了adc核心的跨距。参考缓冲区的输出共模设置为midsupply，而reft和参考电压和跨距定义为：
从上面的方程可以看出，reft和refb电压在中间供电电压附近是对称的，根据定义，输入跨距是vref电压值的两倍。
内部电压基准可以用针固定在0.5 V或1.0 V的固定值上，也可以在内部基准连接部分讨论的相同范围内进行调整。将ad9215设置为2v p-p的最大输入范围，可以获得最大的信噪比性能。从2vp-p模式切换到1vp-p模式时，相对信噪比降低3db。
可以从使信号峰值保持在所选参考电压的允许范围内的源驱动sha。最小和最大共模输入电平定义为：
最小共模输入电平允许AD9215适应接地参考输入。
尽管通过差分输入可获得最佳性能，但单端电源可能会被驱动至车辆识别号+或车辆识别号-。在此配置中，一个输入接受信号，而另一个输入应通过将其连接到适当的参考设置为中刻度。例如，2伏P-P信号可应用于车辆识别号+上，而1伏参考电压可应用于车辆识别号-。然后，ad9215接收在2v和0v之间变化的信号。在单端配置中，与差分情况相比，失真性能可能显著降低。然而，在较低的输入频率下，这种影响不太明显。
差分输入配置
如前所述，在差分输入配置中驱动ad9215时实现最佳性能。对于基带应用，AD8138差分驱动器提供了优异的性能和与ADC的灵活接口。AD8138的输出共模电压容易设置为AVDD/2，并且驱动器可以配置为Sallen-Key滤波器拓扑，以提供输入信号的频带限制。
在第二奈奎斯特区及以上的输入频率下，大多数放大器的性能不足以达到ad9215的真正性能。如果对频率在70 MHz到200 MHz范围内的欠采样应用进行采样，则尤其如此。对于这些应用，差动变压器耦合是推荐的输入配置。并联电容器的值取决于输入频率和源阻抗，应减小或移除。如图33所示。
选择变压器时必须考虑信号特性。大多数射频变压器的饱和频率低于几兆赫，过大的信号功率也会导致铁心饱和，从而导致失真。
单端输入配置
在成本敏感的应用中，单端输入可以提供足够的性能。在这种配置中，由于输入共模振荡大，sfdr和失真性能下降。但是，如果每个输入端的源阻抗保持匹配，则对信噪比性能的影响应该很小。图34详细说明了典型的单端输入配置。
时钟输入和注意事项
典型的高速adc使用两个时钟边缘来产生各种内部定时信号，结果可能对时钟占空比敏感。通常，时钟占空比需要5%的公差，以保持动态性能特性。AD9215包含时钟占空比稳定器，该稳定器对非采样边缘进行重定时，提供具有50%标称占空比的内部时钟信号。这允许在不影响AD9215性能的情况下，有广泛的时钟输入占空比。如图25所示，在50%的占空比范围内，噪声和失真性能几乎平坦。为了获得最佳的交流性能，建议对所有应用启用占空比稳定器。
占空比稳定器使用延迟锁定环（dll）来创建非采样边缘。因此，采样频率的任何变化都需要大约100个时钟周期才能允许高速、高分辨率的adc对时钟输入的质量非常敏感。在给定的满标度输入频率（finput）下，由孔径抖动（ta）引起的信噪比下降可以用以下公式计算：
在方程中，rms孔径抖动t表示所有抖动源的根和平方，包括时钟输入、模拟输入信号和adc孔径抖动规范。欠采样应用对抖动特别敏感。
在孔径抖动可能影响ad9215的动态范围的情况下，时钟输入应被视为模拟信号。时钟驱动器的电源应与ADC输出驱动器电源分开，以避免用数字噪声调制时钟信号。低抖动，晶体控制振荡器是最好的时钟源。如果时钟是从其他类型的源（通过选通、除法或其他方法）生成的，则应在最后一步由原始时钟重定时。
功耗和待机模式
如图35所示，AD9215的功耗与其采样率成正比。数字功耗在三个速度等级之间没有实质性的变化，因为它主要由数字驱动器的强度和每个输出位上的负载决定。最大drvdd电流可计算为：
其中n是输出比特数，对于ad9215，为10。这个最大电流是在每个时钟周期的每个输出位接通的情况下产生的，这种情况只能发生在奈奎斯特频率f/2的满标度方波上。在实际应用中，drvdd电流是由输出位的平均开关位数确定的，开关位数由编码速率和模拟输入信号的特性决定。
通过减少输出驱动器的电容负载，可以将数字功耗降到最低。图35中的数据是在每个输出驱动器上加载5 pf的情况下获取的。
模拟电路具有最佳偏置，因此每个速度等级都能提供优异的性能，同时降低功耗。每一个速度等级在低采样率下耗散一个基线功率，该基线功率随时钟频率线性增加。
通过断言PDWN引脚高，AD9215被置于待机模式。在这种状态下，如果clk和模拟输入是静态的，adc通常消耗1 mw。在待机期间，输出驱动器处于高阻抗状态。重新插入PDWN引脚低将使AD9215返回正常工作模式。
在待机模式下，通过关闭参考、参考缓冲区和偏置网络来实现低功耗。这个REFT和REFB上的去耦电容器在进入待机模式时放电，然后在恢复正常工作时必须重新充电。因此，唤醒时间与在待机模式下花费的时间相关，较短的待机周期会相应地缩短唤醒时间。在reft和refb上使用推荐的0.1μf和10μf去耦电容器时，需要大约1秒的时间将参考缓冲去耦电容器完全放电，7毫秒的时间才能恢复完全工作。
数字输出
AD9215输出驱动器可以配置为通过将DRVDD与接口逻辑的数字电源相匹配，与2.5V或3.3V逻辑系列接口。输出驱动器的大小可以提供足够的输出电流来驱动各种各样的逻辑系列。然而，大的驱动电流往往会导致电源上的电流故障，从而影响转换器的性能。需要adc驱动大电容负载或大扇形输出的应用可能需要外部缓冲器或锁存器。
计时
AD9215提供具有5个时钟周期的管道延迟的锁存数据输出。数据输出在时钟信号上升沿后的一个传播延迟（t）可用。外径输出数据线和负载的长度应最小化，以减少AD9215内的瞬变；这些瞬变会降低转换器的动态性能。AD9215的最低典型转换速率为5 msps。当时钟速率低于5毫秒/秒时，动态性能可能会降低。
AD9215内置了稳定、准确的0.5V电压基准。可以使用内部参考电压或外部应用的参考电压，通过改变施加到ad9215的参考电压来调整输入范围。adc的输入范围跟踪参考电压的线性变化。最大信噪比和dnl性能是通过将ad9215设置为2v p-p的最大输入跨度来实现的。
内部参考连接
AD9215中的比较器检测传感管脚处的电位，并将参考配置为四种可能的状态，如表1所示。如果传感器接地，参考放大器开关连接到内部电阻分压器（见图36），将VREF设置为1V。将传感器引脚连接到VREF引脚，将放大器输出切换到传感器引脚，将内部运放电路配置为电压跟随器，并提供0.5V参考输出。如果如图37所示连接外部电阻分压器，则开关再次设置为检测引脚。这使参考放大器处于非垂直模式，VREF输出定义为：
在所有参考配置中，reft和refb驱动adc转换核心并确定其输入范围。ADC的输入范围始终等于内部或外部参考的参考引脚电压的两倍。
如果使用AD9215的内部基准驱动多个转换器以改善增益匹配，则必须考虑其他转换器对基准的加载。图38描述了负载对内部参考电压的影响。
外部参照操作
可能需要使用外部基准来提高adc的增益精度或改善热漂移特性。当多个adc彼此跟踪时，可能需要单个参考（内部或外部）以将增益匹配误差降低到可接受的水平。还可以选择高精度的外部基准来提供较低的增益和偏移温度漂移。图39显示了内部基准在1V和0.5V模式下的典型漂移特性。
当检测管脚绑定到avdd时，内部引用被禁用，允许使用外部引用。内部参考缓冲器用等效的7kΩ负载加载外部参考。内部缓冲区仍然为adc核心生成正负满标度参考（reft和refb）。输入范围始终是参考电压值的两倍；因此，外部参考电压的最大值必须限制为1V。
运行模式选择
如前所述，ad9215可以输出偏移二进制或双倍补码格式的数据。还有一项关于启用或禁用时钟占空比稳定器（dcs）的规定。模式管脚是控制数据格式和dcs状态的多级输入。为了获得最佳的交流性能，建议对所有应用启用占空比稳定器。
评估委员会
AD9215评估板已停止生产。以下评估委员会文件仅供参考。
AD9215评估板提供在各种模式和配置下操作ADC所需的所有支持电路。转换器可以通过AD8351驱动器、变压器或单端差动驱动。提供单独的电源引脚，以将被测设备与支持电路隔离。每个输入配置都可以通过各种跳线的正确连接来选择（请参阅示意图）。图40显示了用于评估AD9215交流性能的典型工作台特性设置。使用相位噪声非常低（<1ps均方根抖动）的信号源是实现转换器最终性能的关键。对输入信号进行适当的滤波，去除谐波，降低输入端的综合噪声，也是达到规定噪声性能的必要条件。
