目录
可编程逻辑器件(PLD)是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。由于PLD器件在其发展过程中出现了很多种类，且不同公司生产的PLD，其工艺和结构也各不相同，因此就产生了不同的分类方法以对众多的PLD器件进行划分。目前，较为常见的分类方法有按集成度分类、按编程特点分类及按结构特点分类等三种。
集成度是PLD器件的一项重要技术指标。根据芯片集成度和结构复杂度的不同，PLD器件可分为低密度PLD(LDPLD)和高密度PLD(HDPLD)两大类。其中，低密度PLD器件也称为简单PLD器件(SPLD)。典型的SPLD是指内部包含600个以下等效门电路的PLD器件，而HDPLD则有几千到几十万个等效门电路。
通常情况下，以GAL22V10作为SPLD和HDPLD的分水岭。凡是集成度比GAL22V10低或相当于GAL22V10的PLD器件，都归类于SPLD。而集成度高于GAL22V10的PLD器件，则称为HDPLD。如果按照这个标准进行为类，则PROM、PLA、PAL和GAL属于SPLD,而CPLD和FPGA则属于HDPLD。PLD按芯片集成度分类的如图1所示。
图1 芯片集成度分类图
SPLD属于小规模可编程ASIC的范畴，集成度小于GAL22V10的PLD都可视为简单可编程逻辑器件。它们的特点是都具有与阵列和或阵列，其基本结构如图2所示。
图2 SPLD基本结构
其中，输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力;与阵列用以产生输入变量的各乘积项;或阵列执行或运算，即将输入的某些乘积项相加;输出缓冲电路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。由于任何逻辑函数都可用“与-或”表达式描述，因此，这种结构可以实现任意组合逻辑函数。
根据与阵列、或阵列和输出结构的不同，SPLD又可分为四种基本类型：PROM、PLA、PAL和GAL等。
PROM采用与阵列固定、或阵列可编程的结构，具有成本低、编程容易等特点。对于有大量输入信号的PROM，比较适合于作为存储器，存储数据和表格。而对于较少输入信号的PROM,也可以很方便地实现任意组合逻辑函数。
PROM采用熔丝工艺编程，只能写一次，不可以擦除或重写。随着技术的发展和应用上的需求，又出现了一些可多次擦除使用的存储器件，如EPROM(紫外线擦除可编程只读存储器)和EEPROM(电擦除可编程只读存储器)。
PLA在结构上由可编程的与阵列和可编程的或阵列构成，其输出电路固定、阵列规模小、编程麻烦，因而并没得到广泛的应用。
PAL是在PROM和PLA的基础上发展起来的一种可编程逻辑器件。具有比PROM使用灵活、更易于完成多种逻辑功能的特点，同时又比PLA工艺简单，易于实现。是第一种真正得到广泛应用的PLD器件。PAL由可编程的与阵列、固定的或阵列和输出电路组成，采用双极型熔丝工艺，一次性编程。通过对与阵列的编程，可以获得不同形式的组合逻辑函数。在有些型号的PAL器件中，输出电路中设置有触发器和从触发器输出到与阵列的反馈线，这种PAL可以很方便的构成各种时序逻辑电路。根据输出电路和反馈结构的不同，PAL器件又可细分为5种不同的基本类型。
■专用输出结构
输出电路为具有互补结构的专用输出，输出端无反馈，只能用作输出。适用于实现组合逻辑函数，常见产品有PAL10H8、PAL12L6等。
■带反馈的可编程I/O结构
也称为异步可编程I/O结构。输出端带有反馈电路，通过编程，可使输出端的数据反馈到与阵列作为输入信号，常见产品有PAL16L8、PAL.20L10等。
■寄存器输出结构
输出端带有D触发器构成的寄存器，结合反馈通路，可以很方便地接成各种时序电路。这种结构使PAL构成了典型的时序网络结构。这类电路的典型产品是PAL16R8。
■异或输出结构
在寄存器输出结构的基础上增加了一个异或门，利用异或门可以实现对输出函数的求反，也可以实现对寄存器状态的保持操作。这类电路的典型产品是PAL16RP8。
■算术选通反馈结构
在综合前几种PAL结构特点的基础上，增加了反馈选通电路，使之能够实现多种算术运算的功能。这类电路的典型产品是PAL16A4。
通用阵列逻辑GAL是在PAL的基础，上发展起来的种可编程逻辑器件，采用EEPROM工艺。相对于PAL的双极型工艺、一次性编程方式，GAL具有电可擦除、可重新编程等优点。同时，GAL的输出端采用可编程的输出逻辑宏单元结构。通过编程，可将OLMC设置成不同的工作状态(可组态)这样就可以用同-型号的GAL器件来实现PAL器件各种输出电路的工作模式，使得电路的逻辑设计更加灵活。
SPLD只适合于规模较小的逻辑设计，例如利用一片或两片SPLD就可代替普通逻辑电路中多片中、小规模的通用IC,浓缩了原来的组合电路和时序电路，达到了简化电路连线、减小电路体积、提高电路可靠性的目的。如果要实现较大规模的数字系统，就要使用高密度的可编程逻辑器件HDPLD。HDPLD主要包括CPLD和FPGA等两类器件，这两类器件也是当前PLD器件的主流。
复杂可编程逻辑器件CPLD属于中规模可编ASIC。集成度大于PAL22V10或GAL.22V10的PLD都可视为CPLD。
现场可编程门阵列FPGA属大规模可编程ASIC,是集成度和结构复杂度最高的可编程逻辑器件。
PLD器件按照重复编程的次数可以分为两类：
■一次性编程器件(OneTimeProgrammable,OTP)只允许对器件编程一次，不能修改。
■可重复编程器件。允许对器件多次编程，适合于在科研与开发中使用。
PLD器件的可编程特性主要通过器件的可编程元件来实现，按照编程元件和编程工艺的不同来划分，PLD器件可分为下面几类：
■采用熔丝(Fuse)编程的器件。早期的PROM器件采用此类编程结构，编程过程就是根据设计的熔丝图文件来烧断对应的熔丝以达到编程的目的。
■采用反熔丝(Antifuse)编程的器件。反熔丝编程也称熔通编程，是对熔丝技术的改进。这类器件采用反熔丝作为开关元件，未编程时，开关元件处于开路状态。编程时，在需要连接的反熔丝开关两端加上编程电压，使反熔丝由高阻变为低阻，从而实现两点间的导通。
■EPROM型器件。采用紫外线擦除、电可编程的方式编程。
■EEPROM型器件。采用电擦除、电编程方式编程，目前多数的CPLD采用此类编程方式。与EPROM型器件相比，它用电擦除取代了紫外线擦除，提高了使用的方便性。
■闪速存储器(Flash)型。
■采用静态存储器(SRAM)结构的器件，即采用SRAM查找表结构的器件，大多数的FPGA采用此类结构。
一般将采用前5类编程工艺的器件称为非易失型器件。这类器件在编程后，配置的数据将一直保持在器件内，直至被擦除或重写;而采用第6类编程工艺的器件则称为易失型器件，这类器件在掉电后配置的数据会丢失，因而在每次上电时需要重新进行配置。
采用熔丝或反熔丝编程工艺的器件属于OTP类器件，只能次性编程。这种PLD是不能重复擦写的，所以用于开发会比较麻烦，费用相对也较高。但反熔丝技术也有许多优点：布线能力强、系统速度快、功耗低、同时抗辐射能力强、耐高低温、可以加密等，适合在一些有特殊要求的领域运用，如军事及航空航天。
按照PLD器件内部结构的不同，可以将PLD器件分为如下两类：
基于乘积项结构的PLD器件，其内部都包含一个或多个与或阵列。低密度的PLD(包括PROM、PLA、PAL、和GAL等)、EPLD以及绝大多数的CPLD器件(包括Altera的MAX7000、MAX3000A系列、Xillinx的XC9500系列和Lattice、Cypress的大部分CPLD产品)都是基于与或阵列结构的，这类器件一般采用EEPROM或Flash工艺制作，配置的数据掉电后不会丢失，器件的容量大多小于5000门的规模。
这类器件的物理结构基于静态存储器(SRAM)和数据选择器(MUX)，通过查表的方式实现函数。函数值存放在SRAM中，SRAM的地址线即输入变量，不同的输入通过数据选择器(MUX)找到对应的函数值并输出。查找表结构的功能强、速度快，N个输入的查找表可以实现N输入变量的任意组合逻辑函数。
绝大多数的FPGA器件都基于SRAM查找表结构。如Altera的Cyclone、ACEX1K系列，Xilinx的XC4000、Spartan系列等。此类器件的特点是集成度高(可实现百万逻辑门以上的设计规模)、逻辑功能强、可实现大规模的数字系统设计和复杂的算法运算，但器件的配置数据易失，需要外挂非易失的配置器件存储配置数据，才能构成可独立运行的系统。
以上就是可编程逻辑器件的分类方法介绍了。此外，PLD有越来越多的知识产权(IP)核心库的支持，用户可利用这些预定义和预测试的软件模块在PLD内迅速实现系统功能。IP核心包括从复杂数字信号处理算法和存储器控制器直到总线接口和成熟的软件微处理器在内的一切。此类IP核心为客户节约了大量时间和费用;否则，用户可能需要数月的时间才能实现这些功能，而且还会进一步延迟产品推向市场的时间。
