特征
转换时间为1.47s的快速12位ADC；600 kSPS吞吐率（AD7892-3）；500 kSPS吞吐率（AD7892-1、AD7892-2）；单电源操作；片上跟踪/保持放大器；输入范围的选择：AD7892-1为10 V或5 V；AD7892-2为0 V至+2.5 V；AD7892-3为2.5伏；高速串行和并行接口；低功率，60兆瓦（典型值）；模拟输入过电压保护（AD7892-1和AD7892-3）。
一般说明
AD7892是一种高速、低功耗、12位a/D转换器它由一个+5V电源供电。该部分包含1.47μs逐次逼近ADC，片上跟踪/保持放大器，内部+2.5V参考电压和片上多功能允许串行和并行连接到微处理器的接口结构。部件接受模拟输入范围±10 V或±5 V（AD7892-1）、0 V至+2.5 V（AD7892-2）和+2.5 V（AD7892-3）。模拟输入过电压保护对于AD7892-1和AD7892-3，允许输入电压通过在不损坏端口的情况下分别为±17 V或±7 V。
AD7892提供两种数据输出格式的选择：单、并行、12位字或串行数据。快速总线访问时间和标准控制输入确保易于并行接口微处理器和数字信号处理器。高速串行接口允许直接连接到微控制器和数字信号处理器。除了传统的直流精度规范，如线性、满标度和偏移误差包括谐波失真在内的动态性能参数以及信噪比。
AD7892是用模拟器件的线性兼容CMOS（LC2）制作的MOS）工艺，一种混合技术工艺将精密双极电路和低功耗CMOS结合在一起逻辑。可提供24引线、0.3“宽、塑料或密封浸入或浸入24铅SOIC中。
产品亮点
1、AD7892-3具有1.47微秒的转换时间和跟踪/保持采集时间为200 ns这允许部件的吞吐量高达600 kSPS。AD7892-1和AD7892-2以500 kSPS的吞吐量运行。
2、AD7892由一个+5V电源供电，功耗为60mW，非常适合低功耗和便携式应用。
3、该部分提供了一种高速灵活的接口配置。具有并行和串行接口，便于连接到微处理器、微控制器和数字信号处理器。
术语信噪比
这是在A/D转换器输出端测得的信噪比（噪声+失真）。信号是基波的均方根振幅。噪声是所有非基本信号的均方根和，不超过采样频率（fS/2）的一半，直流除外。该比率取决于数字化过程中量化层级的数量；层级越多，量化噪声越小。具有正弦波输入的理想N位转换器的理论信噪比（噪声+失真）由下式给出：
Signal to (Noise + Distortion) = (6.02 N + 1.76) dB，因此对于12位转换器，这是74 dB。
总谐波失真
总谐波失真（THD）是谐波的均方根和与基波的比值。对于AD7892，定义如下：
其中V1是基波的均方根振幅，V2、V3、V4、V5和V6是第二次谐波至第六次谐波的均方根振幅。
峰值谐波或杂散噪声
峰值谐波或杂散噪声被定义为ADC输出频谱中下一个最大分量（最高fS/2，不包括dc）的均方根值与基波的均方根值之比。通常，本规范的值由频谱中最大的谐波确定，但对于谐波埋入噪声层的部分，它将是噪声峰值。
互调失真
当输入由两个频率fa和fb的正弦波组成时，任何具有非线性的有源器件都会在mfa±nfb的和频和差频产生畸变产物，其中m，n=0，1，2，3等。互调项是m和n都不等于零的项。例如，二阶术语包括（fa+fb）和（fa-fb），三阶术语包括（2fa+fb），（2fa-fb），（fa+2fb）和（fa-2fb）。
AD7892使用远离输入带宽底端的两个输入频率进行测试。在这种情况下，二阶和三阶项的意义是不同的。二阶项通常在频率上与原始正弦波相距较远，而三阶项通常在接近输入频率的频率上。因此，二阶和三阶术语是分开指定的。互调失真的计算是根据THD规范进行的，其中它是单个失真产品的rms和与以dBs表示的基波的rms振幅的比值。
相对精度
相对精度或端点非线性是通过ADC传递函数端点的直线的最大偏差。
微分非线性
这是ADC中任意两个相邻代码之间的测量值和理想1 LSB变化之间的差值。
正满标度误差（AD7892-1）
这是最后一个代码转换（01）的偏差。. . 110至01年。. . 111）调整双极零点误差后，从理想的4×REF IN–3/2 LSB（±10 V范围）或2×REF IN–3/2 LSB（±5 V范围）。
正满标度误差（AD7892-2）
这是最后一个代码转换（11）的偏差。. . 110到11。. . 111）调整单极偏移误差后，从理想值（REF IN–3/2 LSB）开始。
正满标度误差（AD7892-3）
这是最后一个代码转换（01）的偏差。. . 110至01。. . 111）调整双极零点误差后，从理想值（REF IN–3/2 LSB）开始。
双极零点误差（AD7892-1、AD7892-3）
这是中尺度转换（所有1到所有0）与理想值（AGND–1/2 LSB）的偏差。
单极偏移误差（AD7892-2）
这是第一个代码转换（00）的偏差。. . 000到00。. . 001）从理想（AGND+1/2 LSB）。
负满标度误差（AD7892-1）
这是第一个代码转换（10）的偏差。. . 000到10。. . 001）调整双极零点误差后，从理想值–4×REF IN+1/2 LSB（±10 V范围）或–2×REF IN+1/2 LSB（±5 V范围）。
负满标度误差（AD7892-3）
这是第一个代码转换（10）的偏差。. . 000到10。. . 001）调整双极零点误差后，从理想值–参考输入+1/2 LSB。
跟踪/保持采集时间
跟踪/保持捕获时间是在转换结束后（跟踪/保持返回到跟踪模式的点）跟踪/保持放大器的输出达到其最终值（在±1/2 LSB范围内）所需的时间。它也适用于AD7892的车辆识别号输入上的输入电压有阶跃输入变化的情况。这意味着用户必须在转换结束后或在步骤输入更改为VIN之后等待跟踪/保持采集时间的持续时间，然后才能开始另一个转换，以确保部件按规范运行。
电路说明
AD7892是一种快速的12位单电源a/D转换器。它为用户提供信号缩放、跟踪/保持、参考、A/D转换器和多功能的单片机接口逻辑功能。AD7892-1上的信号标度允许部件在从单个+5 V电源操作时处理±5 V或±10 V输入信号。AD7892-2处理0 V到+2.5 V的模拟输入范围，而AD7892-3上的信号缩放允许它在单电源操作时处理±2.5 V的输入信号。零件需要+2.5 V的参考电压，可以从零件自身的内部参考电压或外部参考电压源提供。
在AD7892上通过脉冲CONVST输入启动转换。在CONVST的上升沿上，track/hold从track模式转到hold模式，并启动转换序列。在转换结束时（EOC下降沿），跟踪/保持返回到跟踪模式，并且开始采集时间。部件的转换时间为1.47微秒（AD7892-3），跟踪/保持采集时间为200纳秒（AD7892-3）。这使得AD7892-3能够以高达600 kSPS的吞吐量运行。AD7892-1和AD7892-2具有1.6微秒的转换和400纳秒的捕获时间，允许500 kSPS的吞吐量。
轨道/保持段
AD7892上的跟踪/保持放大器允许ADC将满标度振幅的输入正弦波精确转换为12位精度。即使当ADC以600 kHz的最大吞吐率操作（即，跟踪/保持可以处理超过300 kHz的输入频率）时，跟踪/保持的输入带宽大于ADC的奈奎斯特速率。
跟踪/保持放大器在小于200 ns的时间内获得12位精度的输入信号。跟踪/保持的操作对用户基本上是透明的。跟踪/保持放大器从其跟踪模式转到其在CONVST上升沿上的保持模式。跟踪/保持的孔径时间（即外部CONVST信号和实际进入保持的跟踪/保持之间的延迟时间）通常为15ns。转换结束时，零件返回其跟踪模式。跟踪/保持放大器的采集时间从此时开始。
参考章节
AD7892包含一个标号为REF OUT/REF IN的单参考管脚，该管脚可提供对零件自身+2.5 V参考电压的访问，也可连接外部+2.5 V参考电压，为零件提供参考电压源。该部件规定为+2.5 V参考电压。参考源中的错误将导致AD7892传输函数中的增益错误，并将添加到零件上指定的满标度错误中。在AD7892-1和AD7892-3上，它还将导致在衰减器级注入偏移误差。
AD7892包含一个片上+2.5V参考电压。要将此参考用作AD7892的参考源，只需将0.1μF盘状陶瓷电容器从REF OUT/REF IN引脚连接到AGND。此引脚上出现的电压在应用到ADC之前在内部缓冲。如果需要在AD7892外部使用该基准，则应将其缓冲，因为该部件具有与基准输出串联的FET开关，从而导致该输出的源阻抗为5.5 kΩ标称值。在25°C时，内部参考公差为±10 mV，典型温度系数为25 ppm／°C，最大误差为±25 mV。
如果应用程序需要具有更严格公差的参考或AD7892需要与系统参考一起使用，则用户可以选择将外部参考连接到此参考输出/参考输入引脚。外部参考将有效地驱动内部参考，从而为ADC提供参考源。参考输入在被施加到ADC之前被缓冲，最大输入电流±100μA。AD7892的合适参考源包括AD680、AD780和ReF43精度+ 2.5 V参考。
接口
该部分提供两个接口选项，一个12位并行接口和一个三线串行接口。通过模式引脚选择所需的接口模式。这两种接口模式将在下面的章节中讨论。
并行接口模式
并行接口模式是通过将模式输入绑定到逻辑高电平来选择的。图2显示了说明AD7892的操作顺序的时序图。片上跟踪/保持进入保持模式，转换在CONVST信号的上升沿启动。当转换完成时，转换线（EOC）的末端低脉冲，以指示AD7892的输出寄存器中有新的数据可用。该EOC线可用于驱动微处理器的边缘触发中断。RD信号的下降沿应在CONVST的下一上升沿之前200 ns出现。CS和RD变低访问12位转换结果。在该部分与栅极阵列或ASIC接口的系统中，该EOC脉冲可应用于CS和RD输入，以将数据从AD7892锁存到栅极阵列或ASIC中。这消除了门阵列或ASIC中识别转换结束并生成AD7892的读取信号所需的逻辑。为了从AD7892获得最佳性能，不建议将CS和RD永久性地降低，因为这会在转换期间保持三态活动。
串行接口模式
AD7892通过将模式输入设为低电平来配置串行模式接口。它提供AD7892与工业标准微处理器、微控制器和数字信号处理器之间的三线串行链路。AD7892的SCLK和RFS是输入，AD7892的串行接口设计用于直接接口到提供串行时钟输入的系统，该串行时钟输入与串行数据输出同步，包括80C51、87C51、68HC11和68HC05等微控制器和大多数数字信号处理器。
图3显示了在串行接口模式下从AD7892读取数据的时序图。RFS低到访问AD7892的数据。串行时钟输入不必是连续的。串行数据可以以字节数访问。但是，在数据传输操作期间，RFS必须保持较低。传输16位数据，4个前导零后跟从MSB开始的12位转换结果。串行数据从SCLK上升沿的设备中计时。旧数据保证在此边缘之后5 ns内有效。这对于高速串行时钟很有用，因为部件的访问时间不允许在时钟下降沿上接受足够的数据设置时间。在这种情况下，必须注意RFS不在SCLK上升边缘之前。对于较慢的串行时钟，数据在SCLK的下降沿上有效。在读取操作结束时，SDATA线由SCLK或RFS输入上的上升沿表示为三条，以先发生的为准。在转换过程中不能读取串行数据，以避免从串行时钟到转换过程的馈通问题。为了使AD7892-3达到最佳性能，还应避免在CONVST上升沿200 ns内进行串行读取，以避免在采集期间进入轨道/保持。因此，串行读取应该发生在转换结束（EOC下降沿）和CONVST下一上升沿之前200 ns之间。对于AD7892-1和AD7892-2，也应避免在距CONVST上升沿400 ns的范围内进行串行读取。这限制了串行模式（假设20 MHz串行时钟）的最大可实现吞吐量速率为AD7892-3和AD7892-2的AD7892-3和357 kSPS的400 kSPS。
模拟输入部分
AD7892分为三部分，允许四个不同的模拟输入电压范围。AD7892-1可处理±5 V或±10 V输入电压范围。AD7892-2处理0 V至+2.5 V的输入电压范围，而AD7892-3处理±2.5 V的输入范围。
AD7892-1
图4显示了AD7892-1的模拟输入部分。在VIN1输入端，模拟输入范围为±5 V或±10 V（使用VIN2）。当VIN2连接到AGND时，VIN1上的输入范围为±10 V，VIN1上的输入电阻为15 kΩ（标称值）。当VIN2连接到VIN1时，VIN1上的输入范围为±5 V，VIN1上的输入电阻为8 kΩ标称值。因此，VIN1和VIN2输入应该由低阻抗源驱动。电阻衰减器级之后是跟踪/保持放大器的高输入阻抗级。
该电阻器衰减器级允许输入电压达到±17 V，而不会损坏AD7892-1。
设计的代码转换发生在连续整数LSB值（即1/2 LSB、3/2 LSB、5/2 LSB）之间的中间。输出编码是2的补码二进制，1 LSB=FSR/4096=20v/4096=4.88mv（在±10v范围内），1 LSB=FSR/4096=10v/4096=2.44mv（在±5v范围内）。AD7892-1的理想输入/输出传递函数如表1所示。
AD7892-2
AD7892-2的模拟输入部分不包含偏置电阻。模拟输入直接进入跟踪/保持输入级。VIN1输入上的模拟输入范围为0 V到+2.5 V。VIN2输入可以保持未连接状态，但如果它连接到一个电位，则该电位必须为AGND。VIN1输入直接连接到AD7892-2跟踪/保持的输入采样电容器。该输入采样电容器的值名义上为10 pF。
再次，设计的代码转换发生在连续整数LSB值（即1/2 LSB、3/2 LSB、5/2 LSB）之间的中间。输出编码为直（自然）二进制，1 LSB=FSR/4096=2.5 V/4096=0.61 mV。AD7892-2的理想输入/输出传输函数如表II所示。
AD7892-3
图5显示了AD7892-3的模拟输入部分。在VIN1输入上，模拟输入范围为±2.5 V。VIN2输入可以保持不连接，但如果它连接到一个电位，则该电位必须为AGND。VIN1上的输入电阻为1.8 kΩ标称值。因此，VIN1输入应该由低阻抗源驱动。电阻衰减器级之后是跟踪/保持放大器的高输入阻抗级。该电阻器衰减器级允许输入电压达到±7 V，而不会损坏AD7892-3。
设计的代码转换发生在连续整数LSB值（即1/2 LSB、3/2 LSB、5/2 LSB）之间的中间。输出编码是2的补码二进制，1 LSB=FSR/4096=5v/4096=1.22mv，REF IN=+2.5v。AD7892-3的理想输入/输出传输函数如表三所示。
微处理器接口
高速并行和串行接口，允许在微处理器系统的接口相当大的灵活性。为了从部件获得最佳性能，在转换期间不应读取数据，这将AD7892-3在串行模式下的可实现吞吐量限制为400 kSPS。
图6、7和9显示了AD7892和流行的DSP处理器之间的一些典型接口电路。图8显示了该部分与栅极阵列或ASIC之间的接口，其中数据在转换结束时由AD7892自身计时到ASIC中。在所有情况下，CONVST信号都是由外部定时器产生的，以确保等距采样。
AD7892至ADSP-2101接口
图6显示了AD7892和ADSP-2101 DSP处理器之间的并行接口。CONVST开始转换，转换结束时，EOC输出的下降沿向ADSP-2101提供中断请求。
AD7892至TMS320C25接口
图7显示了AD7892和TMS320C25 DSP处理器之间的并行接口。CONVST开始转换，转换结束时，EOC输出的下降沿向TMS320C25提供中断请求。
EOC脉冲提供CS和RD
图8显示了AD7892和门阵列或ASIC之间的并行接口。CONVST开始转换，在转换结束时，EOC输出的下降沿提供CS和RD脉冲，以将数据从AD7892锁存到栅极阵列/ASIC中。此方案允许尽可能快的吞吐量，因为中断服务例程不会丢失时间，并且一旦数据从部件中可用，它就会被传输出去。
AD7892至DSP56000接口
图9显示了AD7892和DSP56000 DSP处理器之间的串行接口。CONVST开始转换，转换结束时，EOC输出的下降沿向DSP56000提供中断请求。
接地及布置
AD7892有一个单独的电源电压引脚，VDD，它提供模拟和数字电路的一部分。为了使部件达到最佳性能，建议从系统中的+5 V模拟电源中取下+5 V。AD7892的模拟和数字接地是独立的，并且分开固定，以最小化装置的模拟和数字部分之间的耦合。该部件对电源上的噪声具有良好的抗扰性，但在接地和布局方面仍必须小心，特别是在使用开关电源时。
包含AD7892的印刷电路板的设计应使模拟和数字部分分开并限制在板的某些区域。这有助于使用易于分离的地平面。最小蚀刻技术通常对地平面最好，因为它提供了最好的屏蔽。数字和模拟地面只能在一个地方连接。如果AD7892是唯一需要AGND到DGND连接的设备，则接地平面应连接在AD7892的AGND和DGND管脚处。如果AD7892处于多个设备需要AGND到DGND连接的系统中，则仍应仅在一个点进行连接，该点应尽可能靠近AD7892建立星形接地点。
避免在设备下运行数字线路，因为这会将噪声耦合到模具上。模拟接地平面应允许在AD7892下运行，以避免噪声耦合。AD7892的电源线应使用尽可能大的迹线，以提供低阻抗路径，并减少故障对电源线的影响。时钟等快速开关信号应采用数字接地屏蔽，以避免向电路板的其他部分辐射噪声，时钟信号不得在模拟输入端附近运行。避免数字和模拟信号交叉。板的相对侧上的痕迹应彼此成直角。这将减少通过电路板的馈通效应。到目前为止，微带技术是最好的，但在双面板上并不总是可行的。在这种技术中，电路板的组件侧专用于接地平面，而信号则放置在焊料侧。
在使用高分辨率adc时，良好的去耦非常重要。所有模拟电源应与10μF钽分离，并与0.1μF电容器并联至AGND。为了从这些去耦组件中获得最佳效果，必须将它们放置在尽可能靠近设备的位置，理想情况下是正对着设备。所有逻辑芯片应与0.1μF盘状陶瓷电容器分离到DGND。建议使用系统的AVDD电源为AD7892提供VDD。该电源应在AD7892和AGND的VDD引脚之间具有推荐的模拟电源去耦电容器，在AD7892和DGND的VDD引脚之间具有推荐的数字电源去耦电容器。
评估AD7892性能
AD7892的建议布局在AD7892的评估板中概述。评估板包包括一个完全组装和测试的评估板、用于从PC机控制评估板的文档和软件
使用蒸发控制板。评估控制电路板可以与AD7892评估电路板以及以CB指示符结尾的许多其他模拟设备评估电路板一起使用。使用带有AD7892评估板的评估控制板，用户可以在PC上评估AD7892的交流和直流性能。
评估板提供的软件允许用户在AD7892上执行ac（快速傅立叶变换）和dc（代码直方图）测试。评估板也可以独立使用，无需评估控制板，但在这种情况下，用户必须编写自己的软件来评估零件。评估委员会有两个版本，一个用于AD7892-2，一个用于AD7892-3。要订购AD7892-2评估板，订单号为EVAL-AD7892-2CB；要订购AD7892-3评估板，订单号为EVAL-AD7892-3CB。
