AD660点击型号即可查看芯片规格书
特征
完成16位D/A功能；片上输出放大器；片上埋置齐纳电压基准；61 LSB积分线性；15位单调过温；微处理器兼容；串行或字节输入；双缓冲闩锁；快速（40 ns）写入脉冲；异步清除（至0 V）功能；串行输出引脚有助于菊花链；单极或双极输出；低故障：15 nV-s；低THD+N:0.009%。
产品描述
AD660 DACPORT是一个完整的16位单片D/a转换器，带有车载电压基准、双缓冲锁存器和输出放大器。它是在模拟设备的BiMOS II工艺上制造的。该工艺允许在与高精度双极线性电路相同的芯片上制造低功耗CMOS逻辑功能。
AD660的体系结构保证了15位随时间和温度的单调性。积分和微分非线性最大保持在±0.003%。片上输出放大器提供10微秒到1/2 LSB范围内的电压输出稳定时间，用于满标度阶跃。
AD660具有极为灵活的数字接口。数据可以以串行模式或两个8位字节的形式加载到AD660中。这可以通过两个具有双重功能的数字输入管脚来实现。串行模式输入格式是pin可选的，首先是MSB或LSB。串行输出引脚允许用户通过将数据通过输入锁存器转移到下一个DAC中，从而最小化SIN、CS和LDAC所需的控制线的数量，从而菊花链连接几个AD660s。字节模式输入格式也是灵活的，因为可以先加载高字节或低字节数据。双缓冲锁存结构消除了数据倾斜错误，并为多DAC系统中的DAC提供了同步更新。
AD660有五个等级。AN和BN型号规定在-40°C到+85°C之间，并封装在24针300密耳塑料浸液中。AR和BR型号也规定在-40°C到+85°C之间，并封装在24针SOIC中。SQ型封装在24针300 mil cerdip封装中，也可根据mil-STD-883提供。有关规格和测试条件，请参阅AD660/883B数据表。
DACPORT是Analog Devices，Inc.的注册商标。
产品亮点
1、AD660是一个完整的16位DAC，带有电压基准、双缓冲锁存器和单芯片输出放大器。
2、内部埋藏齐纳基准是激光修剪到10万伏，±0.1%最大误差和温度漂移性能±15 ppm /°C。
3、AD660的输出范围是引脚可编程的，可以设置为提供0 V至+10 V的单极输出范围或-10 V至+10 V的双极输出范围。无需外部组件。
4、AD660同时指定了直流和交流。直流规格包括±1 LSB INL和±1 LSB DNL误差。交流规格包括0.009%THD+N和83分贝信噪比。
5、AD660上的双缓冲锁存器消除了数据存储错误，允许在多DAC应用中同时更新DAC。
6、无论DAC是单极模式还是双极模式，CLEAR函数都可以异步地将输出设置为0v。
7、输出放大器在10微秒到±1/2 LSB的范围内进行满标度阶跃，在2.5微秒的范围内进行1 LSB的温度阶跃。加载满标度步长时，输出故障通常为15 nV-s。
AD660–规格（=25=+15 V，V E=-15 V，VLL=+5 V，除非另有说明）
规范的定义
积分非线性：模拟设备定义积分非线性作为实际的，调整的DAC输出从理想的模拟输出（从0到FS - 1 LSB的直线）的任何位组合的最大偏差。这也被称为相对精度。
微分非线性：微分非线性是对模拟输出变化的测量，标准化为满标度，与数字输入代码的1LSB变化相关。单调性要求微分线性误差在感兴趣的温度范围内大于或等于-1lsb。
单调性：如果在增加数字输入时输出增加或保持不变，结果是输出始终是输入的单值函数，则DAC是单调的。
增益误差：增益误差是测量理想DAC与实际设备输出之间的输出误差，在补偿误差调整后加载所有1s。
偏移误差：偏移误差是电压模式DAC和输出放大器的偏移误差的组合，在DAC中加载所有0时测量。
双极零点误差：当AD660连接到双极输出和10。. . 000被加载到DAC中，模拟输出与理想中刻度值0v的偏差称为双极零点误差。
漂移：漂移是指在指定的温度范围内参数（如增益、偏移和双极零点）的变化。通过测量TMIN、25°C和TMAX处的参数，并将参数变化除以相应的温度变化，计算以ppm/℃表示的漂移温度系数。
总谐波失真+噪声：总谐波-一元失真+噪声（THD+N）定义为谐波和噪声值平方和的平方根与基本输入频率值的比值。它通常以百分比表示。
THD+N是测量线性误差、差分线性误差、量化误差和噪声的大小和分布。根据输出信号的幅度，这些误差的分布可能不同。因此，为了最有用，应该为大和小信号幅度指定THD+N。
信噪比：信噪比定义为满标度信号存在时输出振幅与无信号存在时输出振幅之比。以分贝为单位。
数模故障脉冲：这是当输入改变状态时，从数字输入注入到模拟输出的电荷量。当DAC围绕MSB切换并且尽可能多的开关改变状态（即从011开始）时，在半刻度处测量。. . 111到100 . . . 000。
数字馈通：未选择DAC时（即，CS保持高），数字输入上的高频逻辑活动通过设备电容耦合，在VOUT管脚上显示为噪声。这种噪声是数字馈通。
操作理论
AD660使用一个双极性电流源阵列和MOS电流控制开关来产生与应用数字字成比例的电流，范围从0到2毫安。使用分段结构，其中最重要的四个数据位被温度计解码以驱动15个相等的电流源。使用R-2R梯形图缩放较小的比特，然后与分段源一起应用到输出放大器的求和节点。内部跨距/双极偏移电阻器可以连接到DAC输出以提供0 V到+10 V跨距，也可以连接到参考输入以提供-10 V到+10 V跨距。
模拟电路连接
AD660中提供的内部定标电阻器可以连接以产生0 V到+10 V的单极输出范围或-10 V到+10 V的双极输出范围。由于定标电阻器与其他器件组件的热跟踪，AD660中的增益和偏移漂移最小化。
单极配置
图3a所示的配置将提供单极0 V至+10 V的输出范围。在此模式下，50Ω电阻器连接在跨接/双极偏置端子（引脚22）和VOUT之间（插脚21），以及REF OUT（插脚24）和REF IN（插脚23）之间。通过将销24直接系在销23上，并将销22直接系在销21上，可以在没有任何外部部件的情况下使用AD660。消除这些电阻将使增益误差增加FSR的0.25%。
如果需要将增益和偏移误差调整为零，可以使用图3b所示的电路来完成。调整步骤如下：
第一步. . 零点调整关闭所有位并调整零点微调器R4，直到输出读数为0.000000伏（1 LSB=153微伏）。
第二步. . 增益调整打开所有位并调整增益微调器R1，直到输出为9.999847伏。（满标度调整为小于10.000000伏的标称满标度1 LSB）。
双极结构
图4a所示的电路将提供从-10.000000 V到+9.999694 V的双极输出电压，在所有位都打开的情况下出现正满标度。在单极模式中，电阻器R1和R2可以被完全消除，以提供AD660双极操作，而无需任何外部组件。在双极模式下，消除这些电阻将使增益误差增加FSR的0.50%。
使用图4b所示的电路，可以将增益偏移和双极零点误差调整为零，如下所示：
第一步. . 偏移调整关闭所有位。调整微调器R2以提供10.000000伏输出。
第二步. . 增益调整打开所有位并调整R1以给出+9.999694伏的读数。
第三步. . 双极调零（可选）在需要精确零输出的应用中，将MSB设置为开，所有其他位设置为关，并重新调整R2以获得零伏输出。
偏移调整
需要注意的是，使用外部电阻器将引入一个小的温度漂移分量，超出AD660固有的温度漂移分量。内部电阻器被修整成比匹配和温度跟踪芯片上的其他电阻器，即使它们的绝对公差为±20%，绝对温度系数大约为50 ppm /°C。在使用外部电阻的情况下，内部电阻和外部电阻之间的温度系数失配乘以电路对外部电阻值变化的灵敏度，将是产生的附加温度漂移。
内部/外部参考使用
AD660有一个内部低噪声掩埋齐纳二极管基准，它是为绝对精度和温度系数修剪。该参考被缓冲和优化以用于高速DAC，并将提供等同于或优于最佳离散齐纳二极管参考的长期稳定性。AD660的性能由驱动DAC的内部基准和单独的DAC来指定（用于精密外部基准）。
除了驱动外部电路所需的参考电流外，内部参考具有足够的缓冲DAC（通常1毫安至参考输入，1毫安至双极偏移）。至少2毫安可用于驱动外部负载。如果要求AD660参考输出提供大于4毫安的总电流，则应使用外部运算放大器对其进行缓冲。基准测试并保证最大误差为±0.2%。
也可以使用10伏以外的外部参考电压，线性规格略有降低。推荐的参考电压范围为+5 V至+10.24 V，允许使用5 V、8.192 V和10.24 V范围。例如，通过使用AD586 5 V基准，可以实现0v到+5v单极或±5v双极的输出。使用AD586电压基准可以在10%公差的±12 V电源下操作AD660。
图5显示了在双极配置中使用AD586精度5V基准的AD660。最高等级AD586MN规定的漂移为2ppm/℃，比AD660的内部参考值提高了7.5倍。该电路包括两个可选的电位计和一个可选的电阻器，可以用于以类似于双极配置部分中描述的方式调整增益、偏移和双极零点误差。使用–5.000000 V和+4.999847作为输出值。
AD660也可以与AD587 10 V基准一起使用，使用图5所示的相同配置来产生±10 V输出。最高等级AD587LR，N规定为5 ppm/℃，比AD660的内部参考值提高了3倍。
图6显示了AD660使用AD680精度±10 V参考电压，在单极配置。最高等级AD688BQ的温度系数为1.5ppm/℃。±10V的输出也是为偏置微调电阻器R4提供精确偏置的理想选择。
输出稳定和故障
AD660的输出缓冲放大器通常在8微秒内稳定在其最终值的0.0008%FS（1/2 LSB）范围内，用于满标度步骤。图7a和7b分别显示了在施加2 kΩ、1000 pF负载的情况下，满量程和LSB阶跃的沉降。在满负荷阶跃下，在25°C下保证最大稳定时间为13 s。1lsb步骤的典型沉降时间为2.5微秒。
数字到模拟故障脉冲被指定为15 nV-s典型值。图7c显示代码011处的典型故障脉冲特性。. . 111到100。. . 000从第一级寄存器加载第二级寄存器时的转换。
数字电路细节
AD660有几个“两用”引脚，允许灵活的操作，同时保持最低可能的引脚数，因此最小的封装尺寸。因此，用户在应用AD660时应注意以下信息。
数据可以以串行或字节模式加载到AD660中，如下所述。
串行模式操作通过降低SER（引脚17）来启用。这将DB0（引脚12）的功能更改为串行输入引脚SIN的功能。它还将DB1（Pin 11）的功能更改为一个控制输入，告诉AD660串行数据将首先加载MSB还是LSB。
在串行模式下，除LBE的双重功能是控制用户是否希望异步清除功能转到单极或bipo-拉尔零点。（当CLR被选通时，低通LBE将DAC输出发送到单极零点，高通至双极零点。）AD660在串行模式下不关心HBE的状态。
如图1b所示，数据被记录到CS上升沿上的输入寄存器中。然后，数据被驻留在第一列锁存器中，并通过使LDAC处于高位可被加载到DAC锁存器中。这将导致DAC更改为适当的输出值。
应注意，清除功能清除DAC闩锁，但不清除一级闩锁。因此，只需在必要的事件发生后将LDAC调高即可重新加载先前驻留在一级锁存器中的数据待处理的CLR已结束。或者，如果需要，可以将新数据加载到第一列锁存器中。
串行输出引脚（SOUT）可用于在多个DAC应用中将多个DAC串接在一起，以尽量减少用于跨越本质安全屏障的隔离器的数量。第一级锁存器的作用就像一个16位移位寄存器，而CS的重复移动将把数据从SOUT转移到下一个DAC中。链中的每个DAC都需要自己的LDAC信号，除非所有DAC都要同时更新。
字节模式操作只需保持SER高就可以启用，它将DB0-DB7配置为数据输入。在此模式下HBELBE用于将数据标识为16位输入字的高字节或低字节。（用户可以按任何顺序将数据加载到一级锁存器中。）与串行模式相同当CLR被选通时，LBE的状态决定AD660是清除为单极还是双极零点。在那里-因此，当处于字节模式时，用户必须注意在触发CLR之前将LBE设置为所需状态。（在串行模式下，用户可以简单地将LBE硬件设置为所需状态。）
注：CS为边缘触发。HBE、LBE和LDAC为水平触发。
AD660–微处理器接口部分
AD660至MC68HC11（SPI总线）接口
AD660与Motorola SPI（串行外设接口）的接口如图8所示。HC11的MOSI、SCK和SS引脚分别连接到BIT0、CS和AD660的LDAC引脚。AD660的SER引脚被固定在低位，导致第一级闩锁透明。大多数接口问题都是在软件初始化时处理的。一个典型的例程，例如下面所示的例程，从初始化各种SPI数据和控制寄存器的状态开始。
然后从中检索最重要的数据字节（MSBY）由SENDAT子例程处理的内存。SS引脚通过索引到PORTD数据寄存器和清除位5被驱动低。这使得AD660的第二级锁存变得透明。然后，将MSBY设置为SPI数据寄存器，并自动将其传输到AD660。
HC11产生所需的8个时钟脉冲，数据有效在上升的边缘。在最有意义的字节被发送之后-ted，最小有效字节（LSBY）从内存加载并以类似的方式传输。为了完成传输，LDAC引脚被驱动，将完整的16位字锁存到AD660中。
AD660至微线接口
AD660的柔性串行接口还与国家半导体微丝接口接口兼容。MICROWIRE接口用于诸如COP400和COP800系列处理器的微控制器上。微线接口的通用接口如图9所示。微丝接口的G1、SK和SO引脚分别是-与AD660的LDAC、CS和BIT0引脚完全连接。
AD660至ADSP-210x系列接口
AD660的串行模式将与ADSP-210x系列等数字信号处理器（DSP）接口所需的控制线和数据线的数量降至最低。图10中的应用程序显示了ADSP-2101和AD660之间的接口。ADSP-2101的TFS引脚和DT引脚应分别连接到AD660的SER和BIT0管脚。SCLK输出之间需要一个逆变器以及AD660的CS输入，以确保数据传输到BIT0 pin在CS的上升沿上有效。
DSP的串行端口（SPORT）应配置为交替帧模式，以便TFS符合-SER的长度框架要求。注意，运动控制寄存器中的INVTFS位应设置为反转TFS使SER为正确极性的信号。LDAC信号必须满足tIH的最小保持规范，这很容易实现由74HC74触发器延迟SER上升沿产生。CS信号时钟触发触发器，导致大约一个CS时钟周期的延迟。
在波形产生等应用中，输出样本的精确定时对于避免由LDAC信号抖动引起的噪声非常重要。在本例中，ADSP-2101被设置为使用内部定时器以精确和期望的采样率中断处理器。当定时器中断发生时，处理器的16位数据字被写入发送寄存器（TXn）。这使得DSP自动生成TFS信号并开始传输数据。
AD660至Z80接口
图11显示了使用字节模式接口连接到AD660的Zilog Z-80 8位微处理器。AD660的双缓冲能力允许微处理器独立地写入低字节和高字节寄存器，并更新DAC输出。Z-80B上的处理器速度高达6mhz，使用74ALS138作为地址解码器与AD660接口不需要额外的等待状态。
应用信息-AD660
地址解码器分析输入输出地址pro-由处理器引导选择要由AD660执行的功能，由输入输出请求（IORQ*）和写入（WR*）引脚的一致性限定。最低有效地址位（A0）确定AD660的低字节或高字节寄存器是否处于活动状态。在输入寄存器加载、DAC输出更新和单极或双极清除之间选择更重要的地址位。
典型的Z-80软件例程首先将所需16位DAC数据的低字节写入地址0，然后将高字节写入地址1。然后，通过使用写入地址2（或3）激活LDAC来更新DAC输出。在写入地址4时发生从零到单极的情况，通过写入地址5执行从零到双极的情况。写入地址2到5的实际数据是不相关的。解码器可以很容易地扩展到控制所需的AD660。
噪音
在高分辨率系统中，噪声往往是限制因素。一个具有10伏跨距的16位DAC的LSB大小为153微伏（–96分贝）。因此，噪声地板必须保持在感兴趣的频率范围内低于此水平。AD660的噪声谱密度如图12和13所示。图12显示了20 V范围（不包括参考电压）的DAC输出噪声电压谱密度。此图显示100赫兹时的1/f角频率和以下宽带噪声120 nV/√赫兹。图13显示了参考噪声电压谱密度。此图显示参考宽带噪声
电路板布局
使用高分辨率数据转换器进行设计时，需要仔细注意电路板布局。跟踪阻抗是第一个问题。通过0.5Ω记录道的306微安电流将产生153微伏的电压降，对于10伏满量程，在16位电平下为1 LSB。除了接地降外，还需要考虑电感和电容耦合，特别是当高精度模拟信号与数字信号共用一块板时。最后，为了滤除交流噪声，需要对电源进行解耦。
模拟和数字信号不应共用一条路径。每个信号都应有一个适当的模拟或数字回路。使用这种方法，信号环路将一个小区域围起来，将噪声的感应耦合最小化。强烈建议使用宽PC轨道、大规格电线和接地平面来提供低阻抗信号路径。还应使用单独的模拟和数字接地平面，带有一个互连点，以尽量减少接地回路。模拟信号应尽可能远离数字信号，并以直角交叉。
AD660的一个特点是，模拟管脚（VCC、VEE、REF OUT、REF IN、SPAN/BIP OFFSET、VOUT和AGND）相邻，有助于将模拟信号与数字信号隔离。
电源去耦
AD660电源应经过良好的过滤，调节良好，无高频噪声。不推荐使用开关电源，因为开关电源容易产生尖峰，从而在模拟系统中产生噪声。
去耦电容器应用于所有电源引脚和接地之间的非常接近的布局接近度。与0.1μF陶瓷电容器并联的10μF钽电容器提供足够的去耦。VCC和VEE应旁路至模拟接地，而VLL应与数字接地分离。
应尽量减少电容器引线与相应转换器电源和公共管脚之间的迹线长度。电路布局应尽量使AD660、相关模拟电路和互连电路远离逻辑电路。AD660周围的固态模拟接地平面将隔离大的开关接地电流。由于这些原因，不建议使用包线电路结构；最好使用小心的印刷电路结构。
AD660型
接地
AD660有两个管脚，指定为模拟接地（AGND）和数字接地（DGND）。模拟接地管脚是设备的“高质量”接地参考点。AD660输出上的任何外部负载应返回模拟接地。如果使用外部参考，也应将其返回到模拟接地。
如果单个AD660与单独的模拟和数字接地平面一起使用，则将模拟接地平面连接到AGND，将数字接地平面连接到DGND，使引线长度尽可能短。然后将AGND和DGND连接在AD660上。如果使用多个AD660或AD660与其他组件共享模拟电源，则在电源而不是每个芯片处将模拟和数字返回连接在一起。这种接地的单一互连防止了大型接地回路，从而防止数字电流流过模拟接地。
